2.280868088的引脚信号及工作模式.ppt

第2章 8086/8088微处理器 8086CPU功能结构 8086：16位微处理器 ，16根数据线、20根地址线，可寻址1M字节； 8088：准16位微处理器 ，其内部寄存器、内部运算部件以及内部操作均按16位设计，但对外的数据总线只有8条。 8086CPU功能结构图 并行处理的优势： 一条指令执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队； 一条指令执行完成后，可立即执行下一条指令，减少CPU为取指令而等待的时间，提高CPU的利用率和整个运行速度。 8086CPU的内部寄存器如图2.1所示。8086CPU内部有 14个16位寄存器，可以分为以下三组。 通用寄存器的特殊用法(默认用法) 2. 段寄存器组 8086/8088CPU可直接寻址1MB内存空间。 存储空间采用分段技术，每段最大寻址64KB。 逻辑段可在整个1MB存储空间内浮动，但段的起始地址 低4位必须是0000B，这样在存放段地址时只存放高16 位，作为段基址。 物理地址=段地址×10H+有效地址 2.1 8086/8088微处理器的结构 控制标志与状态标志的区别： 控制标志：其值由系统程序或用户程序根据需要用指令设置。 状态标志：由中央处理器执行运算指令，并根据运算结果而自 动设置。 40条引脚，双列直插式封装 采用分时复用地址/数据总线 两种模式：最大模式、最小模式 最大模式：两个或多个微处理器（多微处理器模式），一个主处理器为8086CPU，另外的处理器可以是浮点数协助处理器8087或I/O处理器8089。 最小模式：只有8086CPU一个微处理器（单处理器模式）。 8086CPU的引脚线按照功能分为3类。 1. 地址、数据引脚线 AD0～AD15： 分时复用的地址数据引脚线，双向、三态。 T1期间作地址线A15～A0用，输出存储单元低16位地址。 T2～T3期间作数据线D15～D0用，双向。 写操作为T2～T3； 读操作为T3，T2处于悬空状态； CPU响应中断及系统总线处理“保持响应”状态时，AD0～AD15处于悬空状态。 A19/S6～A16/S3：分时复用，输出引脚。 T1期间，作为20位地址线的高4位A19～A16。 T2～T4期间作为S6～S3状态线用。 2. 控制引脚线 CPU在进行具体操作时所发出的控制信号，CPU的操作不同，使用的引脚线也各不相同。 8086有16根数据线，与地址线A15～A0分时复 用，而8088只有8根数据线与地址线AD7～AD0 分时复用。 8086CPU功能结构图 接地(低电平)： CPU工作于最大模式。 双功能引脚：不同模式下有不同的名称和定义8个 (24～31)引脚。 一般引脚：除双功能引脚外的其他引脚功能同最小 模式下的定义和功能。 (1) 总线周期状态信号(输出、三态)。 作用：在最大模式下，组合起来指出当前总线周期所进行的操作类型。 (2) 总线请求信号/总线请求允许信号(输入/输出) 方向：双向 有效电平：低电平 作用：最大模式系统中8086/8088CPU和其它协处理 器交换总线使用权的联络控制信号。 两个信号类型相同，表示可同时连接两个协处理器， 其中 优先级较高。 三段有效：请求、允许和释放 (3) 总线封锁信号(输出、三态) 低电平：CPU不允许其它总线主模块占用总线，该信号由 指令前缀LOCK产生。 高电平：撤消总线封锁。 8086CPU处于2个中断响应周期期间自动变为低电平，以防止其它总线主模块在中断响应过程中占有总线而使一个完整的中断响应过程被间断。 (4)QS1，QS0指令队列状态信号 指示CPU内的指令队列的当前状态，以使外部(主要是协处理器)对CPU内指令队列的动作进行跟踪。 CPU是一个复杂的时序数字逻辑 ，因此，其所有的操作都必须在统一的时钟下完成。 由片外输入CLK引脚的时钟脉冲信号，是系统定时的基本脉冲，其频率称为主频，其周期称为时钟周期，有时时钟周期又称为T状态. 8284A就是INTEL公司设计的专门与8086CPU配套的时钟信号发生器芯片。 8284A(时钟产生/驱动)芯片为