《优》《数据采集与总线技术》实验讲义.docVIP

《数据采集与总线技术》 课程实验指导书 机电工程学院  实验一 基于ADC0804的数据采集 实验目的与要求：掌握ADC0804的使用方法，了解其基本的电路结构和应用方法。 实验过程要点：查阅相关ADC0804相关资料，设计电路使用单片机控制ADC0804进行数据采集与现实，并熟悉Proteus的相关使用方法。 1、ADC0804引脚功能: ：芯片片选信号，低电平有效。即=0时,该芯片才能正常工作，高电平时芯片不工作。在外接多个ADC0804芯片时，该信号可以作为选择地址使用，通过不同的地址信号使能不同的ADC0804芯片，从而可以实现多个ADC通道的分时复用。 ：启动ADC0804进行ADC采样，该信号低电平有效，即信号由低电平变成高电平时，触发一次ADC转换。 ：低电平有效，即=0时，DAC0804把转换完成的数据加载到DB口，可以通过数据端口DB0～DB7读出本次的采样结果。 VIN（+）和VIN（-）：模拟电压输入端，单边输入时模拟电压输入接VIN（+）端，VIN（-）端接地。双边输入时VIN（+）、VIN（-）分别接模拟电压信号的正端和负端。当输入的模拟电压信号存在“零点漂移电压”时，可在VIN（-）接一等值的零点补偿电压，变换时将自动从VIN（+）中减去这一电压。 VREF/2：参考电压接入引脚，该引脚可外接电压也可悬空，若外接电压，则ADC的参考电压为该外界电压的两倍，如不外接，则VREF与Vcc共用电源电压，此时ADC的参考电压即为电源电压Vcc的值。 CLK IN和CLK R：外接RC振荡电路产生模数转换器所需的时钟信号，时钟频率CLK = 1/1.1RC，一般要求频率范围100KHz～1460KHz。 AGND和DGND：分别接模拟地和数字地。 ：转换结束输出信号，低电平有效，当一次A/D转换完成后，将引起=0，实际应用时，该引脚应与微处理器的外部中断输入引脚相连（如51单片机的，脚），当产生信号有效时，还需等待=0才能正确读出A/D转换结果，若ADC0804单独使用，则可以将引脚悬空。 DB0~DB7：输出A/D转换后的8位二进制结果。 补充说明：ADC0804片内有时钟电路，只要在外部“CLK IN（引脚4）”和“CLKR（引脚19）”两端外接一对电阻电容即可产生A/D转换所要求的时钟，其振荡频率为fCLK≈1/1.1RC。其典型应用参数为：R=10KΩ，C=150PF，fCLK≈640KHz，转换速度为100μｓ。若采用外部时钟，则外部fCLK可从CLK IN 端送入，此时不接R、C。允许的时钟频率范围为100KHz～1460KHz。 2、ADC0804工作过程 如下图所示，ADC0804的工作时序图(Timing Diagrams)： （欲详细了解工作过程，可以结合ADC0804使用手册） 图6给出的其实就是使ADC0804正确工作的软件编程模型。由图可见，实现一次ADC转换主要包含下面三个过程： 1.启动转换：由图6中的上部“FIGURE 10A”可知，在信号为低电平的情况下，将引脚先由高电平变成低电平，经过至少tW(WR)I 延时后，再将引脚拉成高电平，即启动了一次AD转换。 注：ADC0804使用手册中给出了要正常启动AD转换的低电平保持时间tW(WR)I的最小值为100ns,即拉低后延时大于100ns即可以，具体做法可通过插入NOP指令或者调用delay()延时函数实现，不用太精确，只要估计插入的延时大于100ns即可。 2．延时等待转换结束：依然由图6中的上部“FIGURE 10A”可知，由拉低信号启动AD采样后，经过1到8个Tclk+INTERNAL Tc延时后，AD转换结束，因此，启动转换后必须加入一个延时以等待AD采样结束。 注：手册中给出了内部转换时间“INTERNAL Tc”的时间范围为62～73个始终周期，因此延时等待时间应该至少为8+73=81个时钟周期。比如，若R为150K, C为150pF，则时钟频率为Fclk=1/1.1RC=606KHz,因此时钟周期约为Tclk=1/Fclk=1.65us。所以该步骤至少应延时81*Tclk=133.65us. 具体做法可通过插入NOP指令或者调用delay()延时函数实现，不用太精确，只要估计插入的延时大于133.65us即可。 3.读取转换结果：由图6的下部“FIGURE 10B”可知，采样转换完毕后，在信号为低的前提下，将脚由高电平拉成低电平后，经过tACC的延时即可从DB脚读出有效的采样结果。 注：手册中给出了tACC的典型值和最大值分别为135ns和200ns，因此将引脚拉低后，等待大于200ns后即可从DB读出有效的转换结果。