研究生dsp结课考试题剖析.docVIP

河北科技大学硕士学位研究生 2015——2016学年第二学期 《DSP器件原理及应用》课程期末考试试卷 学院 信息学院 专业 测试计算技术及仪器 姓名 路明洋 学号 221514003 题号 一 二 三 四 五 六 七 总分 得分 简述什么是DSP以及DSP的主要特点。 简述C6000系列DSP的CPU内核的并行结构。 简述C6000系列DSP片内两级存储器的结构原理。 简述HPI接口工作原理。 列举CCS开发环境几条主要的特色功能。 简述DSP/BIOS与通用操作系统的区别及其基本的开发流程。简述什么是DSP以及DSP的主要特点。（1）在一个指令周期内可完成一次乘法和一次加法；（2）程序和数据空间分开，可以同时访问指令和数据； （3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问； （4）具有低开销或无开销循环及跳转的硬件支持； （5）快速的中断处理和硬件I/O支持； （6）具有在单周期内操作的多个硬件地址产生器； （7）可以并行执行多个操作； （8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。 当然，与通用微处理器相比，DSP芯片的其他通用功能相对较弱些 1．运算能力强，在单指令周期类完成乘加运算。（靠并行实现）,专门的硬件乘累加器。 2．采用哈佛结构和流水线技术。 3. 专用寻址单元：芯片具有满足数字信号算法特殊要求的寻址方式和硬件。 4．数据交换能力高。比如快速的McBSP和DMA通道。 5．多处理单元，支持并行处理指令等 6. 丰富的外设和大量的片内存储器，片外大范围寻址空间 二简述C6000系列DSP的CPU内核的并行结构。 C6000与C5000的CPU不同它有8个字模块，从而大大提高了它的运行速度。每个功能单元都有：2个32位写口。.L1 ,.L2,.S1和S2另有：8位写口，支持40位操作数的读写，同一周期8个功能单元可并行使用。 但是每个单元都有自己具体的功能，不能相互的轮用，有一定的指令的分配工作，相互之间再进行配合。个单元的具体功能和执行操作如下表： CPU中有两个交叉通路1X和2X。 1X：允许A侧功能单元读取B组寄存器数据。 2X：允许B侧功能单元读取A组寄存器数据。 每侧仅有一个交叉通路，在同一周期内从另一侧寄存器组读操作数只能一次，或者同时进行使用2个交叉通路（1X和2X）的操作。这样就实现了AB两个寄存器组的数据相互交互和相互配合的作用。 三简述C6000系列DSP片内两级存储器的结构原理 C621x/C671x/C64x的片内两级存储器 此图为C6000系列的两级高速缓存结构，片内的第一级程序cache称为L1P，第一级数据cache称为L1D，程序和数据共享的第二级存储器称为L2。 C621x/C671x/C64x的L1P 直接映射结构 访问L1P cache 阻塞： CPU的取指访问如果命中L1P，将单周期返回需要的取指包。如果没有命中L1P，但是命中L2，对C621x/C671x，CPU将被阻塞5个周期；对于C64x，CPU将被阻塞0～7个周期，具体数字取决于执行包的并行度以及当时所处的流水节拍。 双路组联想结构 访问L1D cache 阻塞: CPU的数据访问如果命中L1D，将单周期返回需要的数据。如果没有命中L1D，但是命中L2，对于C621x/C671x，CPU将被阻塞4个周期；对于C64x，CPU将被阻塞2～8个周期。 C621x/C671x/C64x的L2 5种模式：L2cache还是：Maped Memory。 四简述HPI接口工作原理。 C6211/C6711的HPI 五列举CCS开发环境几条主要的特色功能 随着TI新产品的不断推出，TI在CCS基础上推出了CCS4.0、CCS4.1、CCS4.2。CCS4.x系列开发环境对TI最新推出的产品有着更好的支持。 CCStudio?v4?能够与?TI?广泛的嵌入式产品系列中的各种处理器实现全面兼容，如微处理器、数字信号处理器?(DSP)?以及基于?ARM?的?OMAP应用处理器等，从而显著简化各种处理器开发的通用环境。该?IDE?能够以不足?100?美元的超低价格提供多种低成本?JTAG?选项，其中包括?XDS100?类仿真器以及相应的CCStudio许可证，可为开发提供一个低成本切入点，使用户能在今后需要的情况下升级至具有更高性能的调试解决方案。CCStudio?v4?能够与?TI?广泛的嵌入式产品系列中的各种处理器实现全面兼容，如微处理器、数字信号处理器?(DSP)?以及基于?ARM?的?OMAP应用处理器等，从而显著简化各种处理器开发的通用环境。该?IDE?能够以不足?100?美元的超低价格