[实验六ChipScope应用基础实验.docVIP

实验六 ChipScope应用基础实验 ChipScope是指在线逻辑分析仪，本章通过一系列的实验，使学习者对ChipScope这一工具的应用有较为深刻的认识，并对FPGA的仿真与设计环境有深入的了解，为进一步的工作奠定基础。 6.1 概述 在FPGA调试阶段，一般都使用逻辑分析仪进行信号测试和故障定位，但是传统逻辑分析仪只能观察FPGA引脚或PCB板上的信号，整个过程的可观性很差，若要观察内部信号时，需要先把信号引出到FPGA管脚上，这样会带来很多问题，例如要求FPGA有足够的管脚供测试用，FPGA管脚连接逻辑分析仪需要专门的探头，改变观测点时需要重新综合和布局布线等，这些问题会给项目开展造成不小的麻烦，并且价格昂贵。在线逻辑分析仪（ChipScope Pro）具有传统逻辑分析仪的功能，是针对 Xilinx Virtex-II Pro 等系列 FPGA 的在线片内信号分析工具，主要功能是通过 JTAG 口，在线、实时、方便的观察到FPGA内部的信号，给调试、故障定位提供极大的方便。 ChipScope Pro 的基本原理是利用 FPGA 中未使用的 BlockRam，根据用户设定的触发条件将信号实时的保存到这些 BlockRam 中，然后通过 JTAG 口传送到计算机，最后在计算机屏幕上显示出时序波形。 ChipScope Pro应用的方法：用户可以使用 ChipScope Pro 内核生成器生成的例示代码插入 HDL 源程序中，从而将 ICON、ILA等内核插入到设计中，也可以使用 ChipScope Pro内核插入器将 ICON、ILA等内核直接插入到已经综合完成的设计网表中。然后，利用ISE的综合工具进行综合布线，生成配置文件。接下来，用户就可以通过 ChipScope Pro 分析仪软件将配置数据流下载到待测的器件中，进行分析测试。使用 ChipScope Pro 观察 FPGA 内部信号优点如下： （1）成本低廉 只要一根 JTAG 电缆和一套软件就可进行信号分析。 （2）灵活性强 观察信号的数量和存储深度由器件剩余的 Block-Ram 数量决定，剩余Block-Ram 越多，可观察信号的数量和存储深度就越大。 （3）使用方便 ChipScope Pro可以读取设计网表（NGC、EDF、EDN 文件），自动将其IP 核的网表插入到原设计网表中。可以方便地选择待观测信号，也可以设置复杂的触发条件。ChipScope Pro 的 IP 核只使用少量的查找表资源和寄存器资源，对原设计的影响很小。 （4）使 FPGA 不再是黑匣子 ChipScope Pro 可以方便地观测 FPGA 内部的所有信号，对 FPGA 内部逻辑调试非常方便。 6.2 Chipscope-Pro使用流程实验 实验目的 了解Chipscope-Pro的工作流程，学会使用 Chipscope-Pro（本实验可以在Verilog 实现）； 实验内容 （1）编写一些简单的任务在 PicoBlaze 上运行； （2）用 Chipscope-Pro 生成 ILA/ICON 核，并插入到 PicoBlaze 设计中； （3）在硬件上运行应用程序。 实验准备 （1）将光盘下03. Examples of Program 实验程序目录下的01. ISE9.1 文件夹拷贝到E：盘根目录下； （2）将 USB 下载电缆与计算机及 XUPV2Pro 板的 J8 连接好； （3）将 RS232 串口线一端与计算机连接好，另一端与板卡的 J11 相连接； （4）启动计算机后，将 XUPV2Pro 板的电源开关 SW11 打开到 ON 上。观察 XUPV2Pro 板上的＋2.5V，＋3.3V，＋1.5V 的电源指示灯是否均亮，若有不亮的，请断开电源，检查电源； （5）打开超级终端。 实验步骤 (1) 生成一个新的 Chipscope-Pro 工程 1）选择 Start → Programs → Xilinx ISE 9.1i → Project Navigator，进入 ISE 的 Project Navigator 环境； 2）选择 File → Open Project，并指向如下目录，选择 chipscope.ise 打开工程； Verilog 使用者: E: \01. ISE9.1\xupv2pro \labs\ verilog\lab6\ chipscope VHDL 使用者: E: \01. ISE9.1\xupv2pro \labs\ vhdl\lab6\ chipscope 3）选择 Project 下拉菜单中的 New Source，弹出的新资源对话框，选择 Chip