第二章TMS320C6000CPU结构与指令系统报告.pptVIP

第二章 TMS320C6000 CPU结构与指令系统 2.1 CPU结构 2.2 CPU控制寄存器 2.3 流水线 2.4 汇编指令系统 2.1 CPU结构 2.1.1 CPU结构 (1)程序取指单元 (2)指令分配单元 (3)指令译码单元 (4)32个或64个32位寄存器 (5)两个数据通路，每通路4个功能单元 (6)控制寄存器 (7)控制逻辑 (8) 测试、仿真和中断逻辑 2.1.2 CPU 数据通路 （1） 2 个通用寄存器组（A 和 B） （2） 8 个功能单元（.L1、.L2、.S1、.S2、.M1、.M2、.D1 和.D2） （3） 2 个数据读取通路（LD1 和 LD2） （4） 2 个数据存储通路（ST1 和 ST2） （5） 2 个寄存器组交叉通路（1X 和 2X） （6） 2 个数据寻址通路（DA1 和 DA2） 通用寄存器组 寄存器组A -16个32位寄存器 A0-A31 寄存器组B -16个32位寄存器 B0-B31 功能单元 .L单元：完成算术和逻辑运算 .S单元：完成程序跳转指令 .M单元：完成乘法运算 .D单元：完成数据读取/写入 交叉通路 每个功能单元可以直接与所处的数据通路的寄存器组进行读写操作，即.L1、.S1、.D1和 .M1 可以直接读写寄存器组 A，而 .L2、.S2、.D2 和 .M2 可以直接读写寄存器组 B。 两个寄存器组通过 1X 和 2X 交叉通路也可以与另一侧的功能单元相连。1X 交叉通路允许数据通路 A 的功能单元从寄存器组 B 读它的源操作数，2X 交叉通路则允许数据通路 B 的功能单元从寄存器组 A 读它的源操作数。 数据存取通道 LD1 用于寄存器组A LD2 用于寄存器组B ST1、ST2 用于保存及存器中的值到存储器中 数据地址通道 数据地址通路 DA1 和 DA2 来自数据通路的 .D 功能单元，地址通路与两侧数据通道都相连，这使一个寄存器组产生的数据地址能够支持任意一侧寄存器组对数据存储器的读写操作。 2.2 CPU控制寄存器 寻址模式及存器（AMR） 在寻址模式寄存器中，对每个寄存器都有 2 位字段用来选择地址修改模式：线性（缺省）或循环模式。对于循环寻址，这个字段也指定哪个 BK（block size）字段用作循环缓冲区。此外，缓冲区的值必须与循环块尺寸相匹配，模式选择字段和块尺寸字段示于图 2-5，模式选择字段编码示于表 2-4。寻址模式寄存器（AMR）在复位时初始化为零，其保留部分总为零。 块尺寸字段 BK0 和 BK1 含有 5 位数值，用于计算循环寻址循环块的尺寸,块尺寸与 BK0或者 BK1 内 5 位数值 N 的关系为：块尺寸=2(N+1) 控制状态寄存器（CSR） E1 程序节拍计数器 TMS320C67X扩展控制寄存器 用于支持.L和.M运算，指定希望的浮点舍入方式，指示警告状态 2.3 DSP 指令系统 寻址方式： 1 立即数寻址 2 寄存器寻址 3 寄存器间接寻址 寄存器间接寻址 线性寻址方式 循环寻址方式 指令集 算术运算指令 逻辑及位域操作指令 MV类传送指令 程序控制指令 C67X指令集 C64x指令集 资源限制 使用相同功能单元的指令限制 使用交叉通路的限制 数据读写的限制 使用40位长定点类型数据的限制 寄存器读取限制 寄存器存储限制 2.4 流水线 现代微处理器是用结构的复杂性来换取速度的提高的。它把指令的处理分成几个子操作，每个子操作在微处理器内部由不同的部件来完成。对微处理器的每个部件来说，每隔1 个时钟周期即可进入 1 条新指令，这样在同一时间内，就有多条指令交迭地在不同部件内处理，这种工作方式称为“流水线”（pipeline）工作方式。TMS320C6000 的特殊结构又可使多个指令包（每包最多可达 8 条指令）交迭地在不同部件内处理，大大提高了微处理器的吞吐量。 TMS320C6000 中所有指令均按照取指（Fetch）、译码（Decode）和执行（Execute）3级（Stage）流水线运行，每一级又包含几个节拍（Phase）。所有指令取指级有 4 个节拍，译码级有 2 个节拍。执行级对不同类型的指令有不同数目的节拍。 流水线节拍 取指 PG：程序地址产生 PS：程序地址发送 PW：程序访问等待 PR：程序取指包接收 译码 DP：指令分配 DC：指令译码 执行 流水线操作 不同指令的流水线操作 流水线性能考虑 在一个取指包中有多个执行包的流水线操作 多周期 NOP 指令对流水线运行的影响 访问存储器对流水线运行的影响 DM64X内核 取指 分配 译码 数据通路 1 寄存器组A/16*32 数据通路 2 寄存器组B/16*32 L2 S