南昌大學数字钟设计实验报告.docVIP

《数字电路与逻辑设计实验》 实验报告 题 目 数字钟电路与PCB设计 学 院： 信息工程学院 系 电子信息工程 专 业： 班 级： 学 号： 学生姓名： 同组同学： 指导教师： 递交日期： 南昌大学实验报告 学生姓名： 学 号： 专业班级： 实验类型：□ 验证 □ 综合 ■ 设计 □ 创新 实验日期： 实验成绩： 数字钟电路设计与制作实验报告 一、实验目的： 1、综合应用数字电路知识； 2、学习使用protel进行电子电路的原理图设计、印制电路板设计 3、学习电路板制作、安装、调试技能。 二、实验任务及要求： 任务：设计一个12小时或24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进行单独校时，使其校正到准确时间。可以根据兴趣增加其它与数字钟有关的功能。 要求：画出电路原理图，元器件及参数选择，PCB文件生成、制板及实物制作 三、实验原理及电路设计： 1、设计方案与模块框图 该系统工作原理是：振荡器产生的稳定高频脉冲信号，为数字钟的时间基准，在经过分频器输出标准秒脉冲。秒计数器计满60后向频计数器进位，分计数器计满60后向时计数器进位，小时计数器按照“12翻1”的规律计数。计数器的输出经过译码器送显示器。计时出现误差时可以用校正电路进行校时、分、秒。 主体电路是有功能电路部件或单元电路组成的。 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。在其进位计数的基本功能上，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 数字钟的结构组成： 1）译码及显示电路单元 2）时间计数电路单元 3）校时电路单元 4）振荡电路单元 各子模块电路设计及原理说明 译码驱动及显示单元 选择74LS48作为显示译码电路如图所示；选择ＬＥＤ数码管作为显示单元电路。由74LS48把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。在LT=RBI=1的条件下，及使能输入BI/BRO=1时，锁存器不工作，译码器的输出随输入码的变化而变化。而七段数字显示器共阴极，输入高电平有效，发光二极管导通发亮 译码电路 时间计数单元 秒与分的个位与十位的连线电路 秒的个位与十位连线电路 计数器芯片74LS90的RO1和RO2是清零端，当两端都为1时，将清零，R91和R92是置“9”端。清零时R91和R92中至少有一个端为0，不使置1以保证清零可靠进行。当给计数器的秒个位CP0端施加脉冲信号时，开始计数，输出端QA～QD将结果输出给译码器。当秒个位输出结果是1010时，一方面将QB,QD的低电平通过与非门后的结果1再通过非门后的结果0输送给秒十位的计数器CP0端，实现进位，并驱动秒十位计数器工作。另一方面QB,QD的高电平接到RO1和R02上，使秒个位自动清零。由此，达到秒个位清零，并同时向十位进位的目的。同理于秒十位，当其输出端结果为0110时，其QB,QC的结果接到RO1和R02上，使秒自动清零，分个位进位。此时数码显示器的秒个位的数字从0变化到9，十进制状态；秒十位在个位的进位下从0变化到5，六进制状态。 2）分的进位方法同秒一样。具体图如下： 分的连线电路 3)时个位是十进制，而十位是三进制，所以当个位的输出端结果分别是1010，个位向十位进位，同时当十位为0010，个位为0100时，十位的QB端结果输给RO1，同时也输给个位的RO2，个位的QC端结果输给R01，同时输给十位R02，两者同时作用，使数字到达24时而清零，实现24小时的功能。 时的连线电路 校时电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频