[彩灯控制器的设计.docVIP

彩灯控制器的设计--EDA课程设计 系统设计要求 1、要有多种花型变化（至少设计4种）。 2、多种花型可以自动变换，循环往复。 3、彩灯变换的快慢节拍可以选择。 4、具有清零开关。 系统设计方案 根据系统设计要求，现设计一个具有六种花型循环变化的彩灯控制器。系统设计采用自顶向下的设计方法，系统的整体组转设计原理图如下图所示，它由时序控制模块和显示控制模块两部分组成。整个系统有3个输入信号：系统时钟信号CLK，系统清零信号CLR和控制彩灯节奏快慢的选择开关SPRRD。9个输出信号LED[8..0]，分别用于模拟彩灯。 VHDL源程序 时序控制模块的VHDL源程序（SX.VHD） LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.std_logic_unsigned.ALL; ENTITY SX IS PORT( SPEED:IN STD_LOGIC; CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; CLK1:OUT STD_LOGIC); END SX; ARCHITECTURE ART OF SX IS SIGNAL CK:STD_LOGIC; BEGIN PROCESS(CLK,CLR,SPEED)IS VARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN IF CLR=1 THEN CK=0; TEMP:=000; ELSIF(CLKEVENT AND CLK=1)THEN IF(SPEED=1)THEN IF TEMP=001 THEN TEMP:=000; CK=NOT CK; ELSE TEMP:=TEMP+1; END IF; ELSE IF TEMP=111 THEN TEMP:=000; CK=NOT CK; ELSE TEMP:=TEMP+1; END IF; END IF; END IF; END PROCESS; CLK1=CK; END ART; 显示控制模块的VHDL源程序（XS.VHD） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY XS IS PORT(CLK1:IN STD_LOGIC; CLR:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0)); END ENTITY XS; ARCHITECTURE ART OF XS IS TYPE STATE IS(S0,S1,S2,S3,S4,S5,S6); SIGNAL CURRENT_STATE:STATE; SIGNAL LIGHT:STD_LOGIC_VECTOR(8 DOWNTO 0); BEGIN PROCESS(CLR,CLK1)IS CONSTANT L1:STD_LOGIC_VECTOR(8 DOWNTO 0):=001001001; CONSTANT L2:STD_LOGIC_VECTOR(8 DOWNTO 0):=010010010; CONSTANT L3:STD_LOGIC_VECTOR(8 DOWNTO 0):=011011011; CONSTANT L4:STD_LOGIC_VECTOR(8 DOWNTO 0):=100100100; CONSTANT L5:STD_LOGIC_VECTOR(8 DOWNTO 0):=101101101; CONSTANT L6:STD_LOGIC_VECTOR(8 DOWNTO 0):=110110110; BEGIN IF CLR=1 THEN CURRENT_STATE=S0; ELSIF(CLK1EVENT AND CLK1=1)THEN CASE CURRENT_STATE