[数字钟报告.docVIP

南 京 师 范 大 学 电气与自动化工程学院 课 程 设 计 报 告 （2013 —2014 学年第二学期） 题 目： 数字钟 班 级： 1206 学 号： 姓 名： 专 业： 电气工程及其自动化 专业方向： 测控技术与仪器 指导教师： 郭爱琴 设计时间： 2014.5.26 – 2014.5.30 目录 一、设计任务及要求…………………………………………………………………………………………………..2 二、方案设计与原理框图………………………………………………………………………………………....2 1.方案设计与论证…………………………………………………………………………………………..……….2 1.1设计分析 ……….2 1.2 方案的提出 ……………………..2 2.原理框图 ..3 三、单元电路的设计与计算…………………………………………………………………………………….3 1.信号发生器……………………………………………………………………… …..……………………………….……3 2.分频器........................................................ 4 3.分、秒计时电路…………………………………………………………………………5 4.时计时电路 5 5.校时电路 6 6.报时电路 7 7.显示电路 8 四、整体电路原理图及其仿真结果…………………………………………………………………..10 五、心得体会…………………………………………………………………………………………………………………….13 六、元器件清单……………………………………………………………………………………………………………….13 七、参考文献…………………………………………………………………………………………………………………….14 八、附录……………………………………………………………………………………………………………………………….15 1.555定时器的引脚图 …………………………………………………………………………15 2.74LS90引脚图及其功能表 15 3.74LS161引脚图及其功能表 16 4.74LS192的引脚图及其功能表 17 5.CD4511的引脚图及其功能表 18 6.74LS00的引脚图 18 7.74LS04的引脚图 19 8.74LS21的管脚图 19 一、设计任务及要求 1.具有24小时计时功能。计时脉冲为1HZ，其中小时为24进制，分钟、秒为60进制； 2.具有校时功能。校时脉冲：0.1HZ。 3.具有整点闹时功能。 二方案设计与原理框图 1. 1.1设计分析 分析设计任务数字电子钟由信号发生器时计数器采用的累计 译码显示电路将时分秒计数器的输出状态经七段译码器译码通过显示器显示出来 1.2 方案的提出 利用90组成的千分频电路得到161和192组成的计数器进行正确的计时再通过 信号的产生根据RC的随意调整以便达到时钟脉冲的要求秒和分的192的清零来实现 数字时钟的设计总体思路如下： 图 三单元电路的设计与计算 1信号发生器 1.43/[(R1+2*R2)C]，所以取R2=500Ω，C=1μＦ，R1选用0-1000Ω的滑动变阻器 图2 2.分频器 由于振荡器输出频率较高为了得到 但本设计振荡器输出频率为1000Hz，故采用十进制计数器74LS90级联的千分频电路 图3 74LS90组成的千分频电路仿真图 分秒计时电路 161的反馈清零法来实现十进制和六进制功能 根据74LS161的结构把输出端的0101（十进制为5）用一个与非门74LS00引到MR端便可清零，这样就实现了六进制计数。同样，在输出端的1001（十进制为9）用一个与非门74LS00引到MR端便可清零，这样就实现了十进制计数。 秒个位向秒十位进位时，用秒个位的MP端经非门接秒十位的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。在秒向分的进位以及分个位向分十位的进位时也是如此 图 4.时计时电路 在数字钟的控制电路中，时的控制采用二十四进制，在电路中用74LS192的反馈清零法来实现二