同步數字复接的设计及其FPGA实现.docVIP

同步数字复接的设计及其FPGA实现 [日期：2005-8-2] 来源：电子技术应用? 作者：王 志 周剑扬 陈辉煌 [字体：大 中 小] 在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 同步数字复接/分接 FPGA位同步 帧同步检测 基群速率数字信号的合成设备和分接设备是曜网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，随着需要自建内部通信系统的公司和企业不断增多，同步数字复接设备的使用需求也在增加。FPGA（现场可编程门阵列）器件的高性能简化了数字通信系统的设计与实现。本文基于FPGA的技术特点，结果数字复接技术的基本原理，实现了基群速率（2048kbps）数字信号的数字分接与复接。 1 同步数字复接的基本原理 在数字通信网络中，为了扩大传输容量和传输效率，常常需要把若干个低速数字信号合并成为一个高速数字信号，然后通过高速信道传输；而在接收端又按照需要分解成低速数字信号。数字复接技术就是实现这种数字信号合并（复接）和分解（分接）的专门技术[1]。??? 1.1 系统划分 同步数字复接终端包括同步数字复接器(Synchron