计算机组成原理实验(师大)剖析.ppt

* * * * * * 计算机组成原理实验 曲冠南 2013-2014春季学期 实验机软硬件介绍 硬件 8位、16位字长兼容 总线结构 基本功能模块 扩展模块 控制台 软件 集成调试软件 微程序载入 窗口显示程序、微程序、微指令 数据总线、地址总线、控制总线信息动态跟踪显示。 C 区 – 控制区 控制信号输入 控制线路连接 集成电路 时钟产生 。。。 B区 – 处理区 总线 运算 存储 微程序 A区 – I/O区 芯片控制信号输入 数据输入 扩展 功能模块 运算器模块 移位寄存器模块 寄存器堆模块 4.1 程序计数器PC ； 4.2 地址寄存器 指令寄存器 启停和时序电路 微程序控制器 主存储器单元 输入单元 输出单元 系统内部数据总线 系统外部数据总线 逻辑信号测试单元 系统控制开关 部分信号控制开关 手动、自动切换跳线器 单片微机控制单元 大规模电路实验单元 I/O扩展实验单元 参考机箱分区图 实验内容 8 位算数逻辑运算 带进位控制8位算数逻辑运算 移位运算器 存储器 微控制器实验 注意事项 注意数据线和控制线的连接方向 跳线片不使用时悬空 不带电操作 8 位算数逻辑运算器 原理图： 图3-1 进位控制和判零标志电路 电路集成在U50中。 原理图： 图1-5 （图3-2 中第二个图是图1-5的一部分） 注意： QZI 为0，标识ALU结果不为零，ZI灯灭；反之，ALU结果为零，ZI灯亮； 进位信号来源于2处。 QCY为0，ALU结果没有进位，CY灯灭；反之，有进位，CY灯亮。 判0 进位 移位寄存器 程序计数器 PC 由U38、U39构成，具有接数、计数、清零等功能。U40 为输出缓冲。 控制台总清开关平时为“1”电平(CLR = 1)；“0”电平时清零。 停机状态启动时 接数控制信号 LOAD . 当LDPC=1时，且时钟脉冲T4正跳时，接数工作脉冲 CLK161电平正跳变。此时将总线BUSD0-BUSD7上的启动地址接入程序计数器。 LOAD = 0， 74LS161的输出端数据置为输入端数据，完成初始化启动地址。 U 40由PCB’控制，PCB’ = 0时，初始地址输出到内部数据总线上。 程序计数器 PC 运行时 – 计数 LOAD = 1，PC为计数状态，取下条指令或取指令的下一个字节. U38为计数器低四位，U39为高四位，进位输出信号TC接仅为输入端CET 运行时 CLR = 1。LDPC =1, T4正跳， PC = PC+1； 运行时 – 跳转 遇到跳转指令时，应为接数状态，即 LOAD = 0； LDPC =1， T4正跳，PC接受指令寄存器 IR 中的转移地址。 地址寄存器 地址寄存器为U37，输入连接系统总线BUSD0 – D7，输出连接存储器6264. LDAR’ = 1， T3正跳时， 总线上地址锁存到地址寄存器中，并输出到地址总线上。地址总线灯LAD0 – LAD7显示地址总线上地址值。 指令寄存器 指令寄存器 U36 输出部分以排针形式引出到IJ1， 部分内部已经连好 作为指令译码电路的输入 作为程序跳转控制 启停和时序电路 时钟信号源 – 产生连续时钟信号 H24， H23。 单拍脉冲及消抖电路 – 手动脉冲，产生单拍脉冲 时序控制电路和系统运行控制开关（如上图）： 使用4D触发器74LS175组成移位寄存器，当SP接入H23或者H24信号时，在TS1 ‘– TS4’端产生不受控制的间隔时序信号。 运行控制信号（运行/停机），运行方式信号（连续/单步），启动信号（启动开关）。 “连续运行”方式， “运行状态”下，按下启动开关， UN1B 的 输出端QT处于“1”状态， TS1 – TS4 产生连续的CPU周期时序信号。 “单步”方式，“运行状态”下，每次按下启动开关，产生单个CPU时序信号； 微程序控制器模块电路 由 微程序编程器 和 核心微控制器组成。 微程序编程器 将预先定义好的机器码对应的伪代码写入E2ROM 2816控制存储器中。 手动编程方式 自动编程方式 核心微控制器 主要功能：接受机器指令译码器送来的代码，使系统控制转向相应的机器指令对应的首条微代码程序的入口，完成微代码规定的操作。 包括： 微地址发生器、微代码发生器、微程序存储器（控存）和逻辑译码器 等。 微程序控制器模块 – 手动方式编程 通过 UA0 – UA5手工输入微地址 微地址锁存在U13中，锁存输出到控存地址总线E2 A0 – E2A5， 微地址通过LUA0 – LUA5显示 通过MK1 – MK24输入24位微程序代码，通过输入缓冲 U20 – U22， 输出到控存的数据总线上，通过LMD1 – LMD24显示。 微程序控制器模块 – 自动方式编程 微地址由 控制CPU提供，