- 1、本文档共7页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
探讨基于DSP的1553B总线系统的设计与实现.
探讨基于DSP的1553B总线系统的设计与实现
关键字:DSP?1553B总线
现代航空电子综合化系统通常建立在MIL-STD-1553B多路传输数据 总线基础之上,总线控制器(BC)和各个远程终端(RT)必须满足 MIL-STD-1553B规定的各项协议指标要求,才能正确地联网通讯。MIL-STD-1553B是一种时分制,命令/响应,集中控制式多路传输的半双工串行数据总线,其传输速度为1Mb/s,字长为20b,数据有效长度为16b,信息量最大的长度为32个字。其信息格式有总线控制器BC(Bus Controller)到远程终端RT(Remote Terminal),RT到RC,RT到RT,广播式和系统控制式。MIL-STD-1553B总线协议已经发展成为国际公认的数据总线标准,广泛地应用于航空电子综合系统中,目前国内外开发的各种1553B总线采集卡,大多采用的是美国DDC公司生产的BU-6150接口芯片,但是该芯片价格比较昂贵,开发成本较高,另许多商家望而兴叹。
本文介绍的基于DSP的1553B总线通讯模块的设计,采用TI公司TMS320F206DSP芯片进行数字信号处理,用FPGA进行现场反复编程,降低了设计成本,满足了1553B通讯模块的开发需求
1 1553B总线
该1553B总线通讯模块的DSP采用TI公司的TMS320F206,用来实现1553B总线协议的主体部分,实现字和消息的处理等功能TMS320F206是TI公司近年来推出的一种性价比较高的定点DSP芯片,采用静态CMOS集成电路工艺制造而成,DSP芯片先进的哈佛结构允许程序存储器和数据存储器独立编址、独立访问,两条总线可允许数据与指令的读取同时进行,从而使数据的吞吐率提高了一倍;专用的指令集提供了功能强大的信号处理操作。
1553B总线是一种时分制指令/响应式多路传输数据总线,具有很高的可靠性和良好的实时性。1553B总线由4种基本硬件组成:传输介质、总线控制器(BC)、远程终端(RT)、总线监视器(MT)。
1553B总线采用异步、半双工方式传输,传输速率1 MB/s。1553B总线传输协议规定的传输过程为:BC向某一终端发送一个接收/发送指令,RT在规定的响应时间内发回一个状态字并执行消息的接收/发送。1553B采用双冗余总线,有2个传输通道,保证了良好的容错性和故障隔离。如果当前总线的数据传输出现错误或故障,数据可以自动从冗余总线上传输。1553B总线的传输介质为屏蔽双绞线。其总线结构简图如图l所示。
2 系统设计方案
该系统以F2812为控制核心,与外围辅助电路构成微计算机系统;由BU-64843协议芯片完成1553B总线的功能。BU-64843提供了丰富的资源。为软件的设计提供了极大的灵活性和可靠性;控制和译码信号利用FPGA实现,FPGA器件电路连接简单,使用方便,使用功能强大的VerilogHDL语言编程,可提高系统的维护性和扩展性。
F2812负责消息的读取、处理、写入和BU-64843协议芯片的初始化。接口卡在BC模式下实现1553B总线消息的接收,BU-64843协议芯片每接收完一个消息,就向F2812发送一次中断申请,由F2812响应中断并从相应的RAM区读取接收到的消息进行相应处理,F2812同时完成与上位机的通讯,并把接收到的数据发送出去。与上位机的通讯是利用F2812的串行通信接口(SCI),本系统采用MAX485实现的。
3 接口电路的硬件设计
系统的硬件电路主要包括:DSP模块、1553B总线接口模块、逻辑综合模块。系统的结构框图如图2所示。
3.1 DSP模块
DSP芯片功能强、体积小、使用方便灵活,被众多领域广泛应用。F2812是TI公司推出的采用高性能静态CMOS技术的32位定点数字信号处理器,器件上集成了多种先进的外设,为现代控制领域应用提供了良好的控制核心。其特点:1)采用高性能静态CMOS技术,其供电电压为3.3 V,具有150 MIPS的运算能力,可单周期执行32位×32位的乘和累加操作(MAC)或双16位×16位MAC运算;2)片上存储器包括128 k×16 Flash存储器、18 k×16的片内RAM、4 k×16的Boot ROM大容量的片内RAM可满足大多数设计要求;3)具有外部中断扩展(PIE)模块,可支持多达45个外部中断,最多可达56个的可编程通用输入/输出(GPIO)引脚,带有丰富的接口模块包括2个串行通信接口(SCI)、串行外设接口(SPI)和多通道缓冲串口(MeBSP),为建立信号处理平台提供基础。
3.2 1553B接口电路
传统的1553B接口卡设计时采用BU-61580接口芯片,采用70引脚的双列直插式组件(DIP)封装
文档评论(0)