数字逻辑与数字系统课程设计报告..docVIP

  1. 1、本文档共25页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字逻辑与数字系统课程设计报告.

《数字逻辑与数字系统》 课程设计报告 ——多功能数字钟电路 院 系: 计算机学院 专 业: 自 动 化 班 级: 计 082-1 姓 名: 刘晓瑞 指导教师: 王 玲 玲 2009年12月28日 设计要求 设计多功能数字钟电路,可完成达到以下要求: 具有24小时制计时、显示、整点报时、时间设置和闹钟的功能。 设计精度要求为1s。 环境 装有muxplus2软件的PC机 一台 数字电路实验箱 一台 系统功能描述 系统输入:系统状态及校时、定时转换的控制信号为k、set; 时钟信号clk,采用1024Hz; 系统复位信号为reset。输入信号均由按键产生。 系统输出:LED显示输出;蜂鸣器声音信号输出。 多功能数字钟控制器的状态图如图所示: 图中: S0:显示计时时间; S1:调计时的时; S2:调计时的分; S3:调计时的秒;T0:显示闹钟时间; T1:调闹钟的时; T2:调闹钟的分; T3:调闹钟的秒 系统功能的具体描述如下: 计时:正常工作状态下,每日按24h计时制计时并显示,蜂鸣器无声,逢整点报时。 校时:在计时显示状态下,按下“set键”,进入“小时”校准状态,之后按下“k键”则进入“分”校准状态,继续按下“k键”则进入“秒复零”状态,第三次按下“k键”又恢复到正常计时显示状态。 “小时”校准状态:在“小时”校准状态下,显示“小时”的数码管闪烁,并以4Hz的频率递增计数。 “分”校准状态:在“分”校准状态下,显示“分”的数码管闪烁,并以4Hz的频率递增计数。 “秒”复零状态:在“秒复零”状态下,显 “秒”的数码管闪烁并复零。 整点报时:蜂鸣器在“59”分钟的第“51”、“53”、“55”、“57”秒发频率为512Hz的低音,在“59”秒发频率为1024Hz的高音,结束时为整点。 显示:要求采用扫描显示方式驱动6个LED数码管显示小时、分、秒,另外两个数码管显示横线作为时分秒之间的分割。 闹钟:闹钟定时时间到,蜂鸣器发出周期为1s的“嘀”、“嘀”声,持续时间为10s;闹钟定时显示。 闹钟定时设置:在闹钟定时显示状态下,按下“set键”,进入闹钟的“时”设置状态,之后按下“k键”进入闹钟的“分”设置状态,继续按下“k键”则进入秒设置状态,第三次按下“k键”又恢复到闹钟定时显示状态。 闹钟“小时”设置状态:在闹钟“小时”设置状态下,显示“小时”的数码管闪烁,并以4Hz的频率递增计数。 闹钟“分”设置状态:在闹钟“分”设置状态下,显示“分”的数码管闪烁,并以4Hz的频率递增计数。 闹钟“秒”设置状态:在闹钟“秒”设置状态下,显示“秒”的数码管闪烁,并以4Hz的频率递增计数。 数字钟系统总体结构框图: 顶层电路结构及各功能模块设计说明 顶层电路结构图 2.控制器模块 功能描述 通过输入reset,产生复位信号,‘1’表示复位,‘0’表示不复位;产生功能状态的转变,其中bit—_choice表示在调时,报时和定时状态间转换(对应的SL输出分别是00,01和11)。而value_choice主要是用来在每个状态下做为调试信号的触发源。 Snubber本身就是“缓冲”的意思。它主要是将controler模块的状态与数值调试信号转换为相应的调试,能正确触发调时/显时模块的输入信号组合。 源程序 LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_unsigned.all; ENTITY controler IS PORT( reset,button_state,button_bit,button_value:IN STD_LOGIC; --状态时钟,位时钟,变值时钟; bit_choice,value_choice :OUT STD_LOGIC; SL :OUT STD_LOGIC_VECTOR(1 downto 0) ); END controler; ARCHITECTURE controler_x O

文档评论(0)

s4as2gs2cI + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档