第7章时序逻辑电路.doc.docVIP

第7章 时序逻辑电路 时序逻辑电路不仅具备组合逻辑电路的基本功能，还必须具备对过去时刻的状态进行存储或记忆的功能。具备记忆功能的电路称为存储电路，它主要由各类触发器组成。时序逻辑电路一般由组合逻辑电路和存储电路（存储器）两部分组成，其结构框图如图7.1所示。 图7.1 时序逻辑电路的结构框图 时序逻辑电路的基本单元是触发器，它能够存储1位二进制数码，即具有记忆功能。 在数字系统中，常常要用到不同频率的脉冲数字信号，如时钟信号等。通常脉冲信号可以由两种方式获得，一种方法是通过施密特触发器和单稳态触发器等整形电路将已有的波形整形得到，另一种方法是由多谐振荡器等脉冲产生电路得到。 下面我们就先介绍触发器，然后再介绍由触发器构成的一些时序逻辑电路及脉冲波形的产生和整形。 7.1 基本RS触发器 7.1.1 基本RS触发器的构成 基本RS触发器，又简称基本触发器，如图7.2（a）所示。它由“与非”门G1，G2交叉耦合构成。 ， 是信号输入端，字母上的反号表示低电平时有信号，高电平时无信号；Q ，是两个互补的信号输出端。它具有两个稳定状态：Q =1，=0或Q=0，=1。 （a）逻辑电路 （b）逻辑符号 图7.2 基本RS触发器逻辑电路 7.1.2 基本RS触发器的工作原理 1. 当=1，=0，即在端加负脉冲 假设触发器的原状态为 Q =0