LED数码显示管.docVIP

0-99计数器设计 （电子线路实习组装课题设计） 院 系：物理与电子工程学院 班 级：2009级6班 专 业：电子信息工程技术 姓 名： 学 号： 指导老师：刘 伟 平 摘要 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算及其它特定的逻辑功能。本设计主要功能为实现0-99的计数及显示，主要由脉冲产生电路、计数电路、显示电路构成。脉冲显示电路选择单脉冲发生器，由按键和与非门74LS00组成；计数电路选择74LS161组成的计数器；显示电路由译码器74LS48与共阴极数码管组成。工作原理主要为脉冲产生电路产生计数脉冲，然后传入计数电路进行计数，计数后的值再通过译码器74LS48作为驱动在数码管上显示。 关键字：脉冲产生电路 与非门74LS00 计数器 共阴极数码管 Abstract The counter is a for realizing the function of the succession of the count parts, it not only can be used to plan pulse number, also used as digital system of the timing, points and implementing digital frequency computing and other specific logical functions. This design main function to realize the 0-99 count and display, and the main pulse circuit, count circuit, show circuit to form. Pulse display circuit choose single pulse generator, the keys and 74 LS00 sr and composed; Counts circuit choose composed of 74 LS161 counter; The display circuit decoder LS48 cathode tube and 74 digital composition. Working principle for pulse circuits produce count pulse, and then to count counts circuit, counting the value after the 74 LS48 again through the decoder as the drive pipe in the digital display. Key word：Pulse circuits And 74 LS00 sr counter The cathode tube of digital 一、0-99计数器总方案设计 二、芯片介绍 1、74LS00（四2输入与非门） 逻辑图： 真值表： 2. 74ls161特性、引脚的连接 161 为可预置的 4 位二进制同步计数器，161 的清除端是异步的，预置时位同步。 管脚图： 引出端符号： PCO 进位输出端 CLOCK 时钟输入端（上升沿有效） CLEAR 异步清除输入端（低电平有效） ENP 计数控制端 ENT 计数控制端 ABCD 并行数据输入端 LOAD 同步并行置入控制端（低电平有效） QA－QD 输出端 功能表： 3.74ls48字符译码器的特性及引脚 48 为有内部上拉电阻的BCD－七段译码器/驱动器，共有54/7448、54/74LS48 两种线路结构型式，其主要电特性的典型值如下： 型号 IOL VO(OFF) PD（典型） 54/7448 6.4mA 5.5V 265mW 54LS48 2mA 5.5V 125mW 74LS48 6mA 5.5V 125mW 输出端（Ya－Yg）为高电平有效，可驱动灯缓冲器或共阴极VLED。 当要求输出 0－15 时，消隐输入（ ）应为高电平或开路，对于输出为0 时还要求脉冲消隐输入（ ）为高电平或者开路。 当 为低电平时