毕业论文(设计)-基于fpga多功能信号发生器的设计与实现.doc

毕业论文(设计)-基于fpga多功能信号发生器的设计与实现.doc

  1. 1、本文档共40页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
学校代码:11059 学号1205022039 Hefei University 毕业设计(论文) BACHELOR DISSERTATION 论文题目:基于FPGA多功能信号发生器的设计与实现 学位类别: 工学学士 学科专业: 通信工程 作者姓名: X X 导师姓名: 张倩 葛浩 完成时间: 2016年5月25号 基于FPGA多功能信号发生器的设计与实现 中 文 摘 要 多功能信号发生器又称为波形发生器,不仅在生产或生活的应用比较普遍,而且还在无线电、自动测量和自动控制等系统中遍及使用。作为一类普及度很高的电子设备,它不仅仅可以生产各种各样的波形信号,也能够根据设备需求实际环境模仿类似的信号,还可以同另外的控制器及传感器组合成一个自动测试系统,包括边界扫描测试和激光测试,拥有比较高的测试精度和性能。除此之外,它也能够被用来当作激励信号,普遍用于教学、生产及科技等领域。 对于传统设计信号发生器的方法主要选取单片机以及DDS芯片,缺点是设计较复杂、可移植性差。本设计是由FPGA芯片为硬件核心,使用VHDL硬件语言设计一个DDS系统,采用自顶而下的思想把分为三个模块设计:频率控制模块、幅度控制模块、波形数据存储模块。在Quartus II平台中生成硬件电路图,之后对顶层文件进行连线、编译成功之后,综合后下载到FPGA板上,输出幅度、频率可调的三角波、方波、锯齿波和正弦波信号。最终使用逻辑分析仪通过JTAG端口读取的信息并显示出所需波形,经验证,此系统基本上满足了设计要求。 关键词:DDS;FPGA;VHDL;信号发生器; Design and implementation of multi function signal generator based on FPGA ABSTRACT Also known as multi-function signal generator waveform generator, not only in the production or use of life is relatively common, but also radio, automatic measurement and automatic control systems in use throughout. As a class of high popularity of electronic equipment, it not only can produce a variety of waveform signal, it is possible according to the actual environment equipment needs to mimic a similar signals, but also can be combined with additional controllers and sensors into a single automated test system, including boundary scan test and laser testing, has a relatively high test accuracy and performance. In addition, it can also be used as an excitation signal, widely used in the fields of teaching, production and technology. For traditional design methods are mainly selected signal generators and DDS chip microcontroller, the disadvantage is more complex design, poor portability. By the FPGA chip using VHDL hardware description language to design a DDS system hardware

文档评论(0)

wordge + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档