[EDA课程设计电子钟.docVIP

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity clock is Port ( --clk : in std_logic; --1Hz clock0 : in std_logic; --动态扫描 10M hz reset : in std_logic; --复位信号 mode : in std_logic; --秒表功能还是时钟模式选择 set,sel: in std_logic; --set进入调时状态，sel选择数码管 adj : in std_logic; --时间调整 speak : out std_logic; --闹钟报时 seg : out std_logic_vector(6 downto 0);--段控制信号输出 bit : out std_logic_vector(7 downto 0));--位控制信号输出 end clock; architecture behav of clock is component cnt10 is--正常时钟计时秒，分的低位 Port ( clk : in std_logic; reset : in std_logic; k1: in std_logic; adj : in std_logic; bright : in std_logic; moder : in std_logic; alrm : in std_logic; key: in std_logic; dout : out std_logic_vector(3 downto 0); c: out std_logic); end component; component cnt10_adj is --闹钟定时时秒分的低位 Port ( reset : in std_logic; k1: in std_logic; adj : in std_logic; md : in std_logic; dout : out std_logic_vector(3 downto 0)); end component; component cnt6 is--正常时钟计时秒，分的高位 Port ( clk : in std_logic; --1 hz reset : in std_logic; --整体复位键 k2: in std_logic; --选择位 adj : in std_logic; --进入校时模式时 加1 键 bright : in std_logic; --进入调亮暗 moder : in std_logic; --进入秒表功能 alrm : in std_logic; --进入闹钟功能 key: in std_logic; --进入校时功能 dout : out std_logic_vector(3 downto 0);--计时输出 c: out std_logic); --进位 end component; component cnt6_adj is --闹钟定时时秒分的高位 Port ( reset : in std_logic; --清零键 k2 : in std_logic; adj : in std_logic; --进入闹钟模式时 加1键 md : in std_logic; --闹钟模式 dout : out std_logic_vector(3 downto 0)); end component; component cnt24 is--正常时钟计时的 小时 Port ( clk : in std_logic; reset : in std_logic; k3 : in std_logic; adj : in std_logic; bright : in std_logic; moder : in std_logic; alrm : in std_logic; key: in std_logic;