20门电路和组合逻辑电路解析.ppt

第20章 门电路和组合逻辑电路 (2) 二进制 20.2 基本门电路及其组合 20.2.1 逻辑门电路的基本概念 1. 与逻辑关系 2. 或逻辑关系 3. 非逻辑关系 20.2 基本门电路及其组合 1. 二极管与门电路 1. 二极管与门电路 2. 二极管或门电路 2. 二极管或门电路 3. 晶体管非门电路 20.3 TTL门电路 20.3.1 TTL与非门电路 3. TTL与非门特性及参数 (2)TTL“与非”门的参数 20.3.2 三态输出与非门电路 20.3.2 三态输出与非门电路 20.5 逻辑代数 1. 常量与变量的关系 20. 5. 3 逻辑函数的化简 1. 用与非门构成基本门电路 20. 6 组合逻辑电路的分析与设计 20. 6. 1 组合逻辑电路的分析 20. 6. 2 组合逻辑电路的设计 20.7 加法器 20. 7. 1 半加器 20. 7. 2 全加器 20. 8 编码器 20. 8. 2 二?十进制编码器 20.9 译码器和数字显示 74LS139型译码器 20. 9. 2 二-十进制显示译码器 20. 10 数据分配器和数据选择器 20.10.1 数据分配器 数据分配器的功能表 20.10.2 数据选择器 20. 11 应用举例 把二进制码按一定规律编排，使每组代码具有一个特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。 n 位二进制代码有 2n 种组合, 可以表示 2n 个信息。 要表示N个信息所需的二进制代码应满足 2n N ? 20. 8. 1 二进制编码器 将输入信号编成二进制代码的电路。 2n个 n位 编码器 高低电平信号 二进制代码 例：设计一个编码器，满足以下要求： (1) 将 I0、I1、…、I7 8个信号编成二进制代码。 (2) 编码器每次只能对一个信号进行编码，不允许两 个或两个以上的信号同时有效。 (3) 设输入信号高电平有效。 解：(1) 分析要求： 输入有 8 个信号，即 N = 8，根据 2n N 的关系, 即 n = 3，即输出为三位二进制代码。 ? (2) 列编码表 (3) 写出逻辑式并转换成与非式 Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7 . . . = I4+ I5+ I6+ I7 Y1 = I2+I3+I6+I7 = I2 I3 I6 I7 . . . = I2 + I3 + I6+ I7 Y0 = I1+ I3+ I5+ I7 . . . = I1 I3 I5 I7 = I1 + I3+ I5 + I7 (4) 画出逻辑图 1 0 0 0 0 0 0 0 1 1 1 将十进制数 0~9 编成二进制代码的电路。 表示十进制数 4位 10个 编码器 高低电平信号 二进制代码 8421码编码表 0 0 0 输 出 输 入 Y1 Y2 Y0 0 (I0) 1 (I1) 2 (I2) 3 (I3) 4 (I4) 5 (I5) 6 (I6) 7 (I7) 8 (I8) 9 (I9) Y3 0 0 0 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 写出逻辑式并化成或非和与非式 Y3 = I8+I9 . = I4 + I6 I5 +I7 Y2 = I4 +I5 +I6 +I7 Y0 = I1 +I3 +I5 +I7 +I9 . = I1+I9 I3 +I7 I5 +I7 . . = I2 + I6 I3 +I7 Y1 = I2 +I3 +I6 +I7 画出逻辑图 1 0 0 0 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 法二： 十键8421码编码器的逻辑图 0 0 1 1 0 0 当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其他优先级别低的信号不予理睬。 优先编码器 74LS4147 编码器功能表 例: 74LS147集成优先编码器(10线–4线) 74LS147引脚图 低电平 有效 译码是编码的反过程。它是将代码的组合译成一个特定的输出信号。 20. 9. 1 二进制译码器 8个 3位 译码器 二进制代