毕业论文设计_全数字锁相环的研究与设计毕业设计.docVIP

本科毕业论文（设计、创作） 题　　目：　全数字锁相环的研究与设计　　　　　　　　　 　　　　　 　　　 　　　　　　 　　　　　　　　　 　　　  全数字锁相环的研究与设计 摘 要 本文主要描述了一种设计一阶全数字锁相环的方法，首先分析了课题研究的意义、锁相环的发展历程研究现状，然后描述了全数字锁相环的各个组成部件，并且详细分析了锁相环鉴相器、变模可逆计数器、加减脉冲电路、除H计数器和除N计数器各个模块的工作原理。接着我们使用了VHDL语句来完成了鉴相器、数字滤波器和数字振荡器的设计，并且分别使用仿真工具MAX＋plus II逐个验证各个模块的功能。最后，将各个模块整合起来，建立了一个一阶全数字锁相环的电路，利用仿真工具MAX＋plus II 验证了它的功能的能否实现，仿真结果与理论分析基本符合。 关键词：全数字锁相环；VHDL；数字滤波器；数字振荡器；锁定时间  Design and research of ALL Digital Phase-Locked Loop Abstract In this brief, we presented a way of designing a first-order ALL Digital Phase-Locked Loop (ADPLL)