- 1、本文档共110页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第2章大规模可编程逻辑器件要点
该系列器件主要特性是: 能够提供多达68416个逻辑单元和1.1Mb的嵌入式处理器,并能够提供最多150个18×18比特乘法器,因此,该系列器件能够实现复杂的逻辑应用;提供高级外部存储器接口支持,允许开发人员集成外部单倍数据速率(SDR)、双倍数据速率(DDR、DDR2、SDRAM)器件以及第二代四倍数据速率(QDRⅡ、SRAM)器件,数据速率最高可达668Mbps; * 支持各种单端I/O 标准,如当前系统中常用的LVTTL、LVCMOS、SSTL、HSTL、PCI和PCI-X标准;支持串行总线和网络接口(如 PCI 和 PCI-X),快速访问外部存储器件,同时还支持大量通讯协议,包括以太网协议和通用接口;支持最多达四个可编程锁相环(PLL)和最多16个全局时钟线,提供强大的时钟管理和频率合成能力,使系统性能最大化,这些PLL提供的高级特性包括频率合成、可编程占空比、外部时钟输出、可编程带宽、输入时钟扩频、锁定探测以及支持差分输入输出时钟信号;支持驱动阻抗匹配和片内串行终端匹配,片内匹配消除了对外部电阻的需求,提高了信号完整性,简化电路板设计,Cyclone II FPGA通过外部电阻还可支持并行匹配和差分匹配。 * 3. StratixⅡ系列FPGA器件 StratixⅡ系列FPGA器件适合于高性能、容量大等各种高端产品设计应用。该系列器件采用TSMC90nm低绝缘工艺技术,在300mm晶圆片上制造的,具有152个接收机和156个发送机通道, 支持高达1Gbps数据传送速率的源同步信号;具有嵌入DPA电路,消除了使用源同步信号技术长距离传送信号时由偏移引发的相位对齐问题从而简化了印刷电路板(PCB)布局;支持高达1Gbps的高速差分I/O信号、多种高速接口标准(SPI-4.2、SFI-4、10G以太网XSBI、HyperTransport、RapidIO?、NPSI以及UTOPIA IV)。 * 4、 MAX系列: 多阵列矩阵(Multiple Array Matrix) 内部结构: 可编程的“与”阵列和固定 “或”阵列实现逻辑功能; 采用EPROM工艺(Classic、 MAX5000),或EEPROM工艺 (MAX7000、MAX9000); 属CPLD。 MAX MAX9000 MAX7000 MAX5000 Classic * 5、FLEX系列: 灵活逻辑单元阵列 (Flexible Logic Element Matrix) 内部结构: 使用查找表(Look Up Table __LUT)结构来实现逻辑功 能;采用SRAM工艺;属 FPGA。 FLEX10K首次采用嵌入式阵列 (EAB_Embedded Array Block ) APEX20K融合查找表、乘积项、 嵌入式阵列和存贮器于一体。 FLEX APEX II APEX20K FLEX10K FLEX8000 FLEX6000 * Altera 器件结构 * Altera 器件的用户I/0引脚和可用门 * Altera 器件系列引脚数的发展趋势 * Altera 器件系列系统可用门数的发展趋势 * 二、Altera FLEX 10K 系列器件 1、性能特点 1)工业界第一种嵌入式可编程逻辑器件系列: 嵌入式阵列(EAB_Embedded Array Block,2048位/每个EAB) 逻辑阵列(LAB_Logic Array Block) 2)高密度 最大250000门/片,40960位内部RAM (20个EAB),可实现单片集成 * 3)系统级特点: ? 多电压I/O接口、 ? 低功耗(SRAM工艺) ? JTAG(Joint Test Action Group)
文档评论(0)