专用集成电路Chapter4_IC数字版图设计方法[精选].pptVIP

浙大微电子 内容 4.1 引言 4.2 版图设计技术规则 4.3 电参数简介 4.4 集成电路实现方法 引 言 4.1.1 集成电路材料 制造集成电路所用的材料主要包括硅（Si）、 锗（Ge）等半导体， 以及砷化镓（GaAs）、铝镓砷（AlGaAs）、 铟镓砷（InGaAs）等半导体的化合物， 其中以硅最为常用。 4.1.2 设计类型简介 按所制造器件结构的不同， 可把工艺分为双极型和MOS型两种基本类型。 由双极工艺制造的器件， 它的导电机理是将电子和空穴这两种极性的载流子作为在有源区中运载电流的工具， 这也是它被称为双极工艺的原因。 MOS工艺又可分为单沟道MOS工艺和CMOS工艺。 由NMOS和PMOS两种管子组成的互补MOS电路，即CMOS电路。 版图设计规则 4.2.1. 设计规则的作用 集成电路的设计工程师可能并不十分了解各集成电路生产加工企业生产线的工艺水平， 那么如何保证他所设计的集成电路的版图能够在生产线上加工出来并有一定的合格率呢？ 这就要靠设计规则。 4.2.2. 设计规则描述 描述设计规则通常有两种方式： 微米设计规则和λ设计规则。 微米设计规则以微米为单位直接描述版图的最小允许尺寸; 由C.Mead和L.Conway提出的λ设计规则则以λ为基准， 最小允许尺寸均表示为λ的整数倍。 λ近似等于将图形移到硅表面上可能出现的最大偏差。如限制最小线宽为2λ， 窄了线条就可能断开。 λ可以随着工艺的改进而线性缩小， 这就使设计变得更加灵活。 通常CIF码的第一个字母表示工艺类别， 如C代表CMOS工艺， N代表NMOS工艺， S代表SOI工艺; 第二个字母代表某一层。 表2 -2是MOSIS以λ为基准的可升级的CMOS工艺设计规则（SCMOS设计规则）， λ取不同的值可适应MOSIS几条（0.35～2　μm）不同的工艺线。 图2 -14是SCMOS设计规则的图解。 需要说明的是, 表 2 - 2的规则4中，将N+与 P+反过来一样成立； 另外还有钝化规则没有讲， 这部分规则是用微米表示的， 它不能随λ的变动而升级。 规则5b是规则5的替代， 规则5要求多晶硅对接触孔要有1.5λ的覆盖， 当这个要求不能满足时可用规则5b。 同样， 规则6b是规则6的替代。 电参数设计规则 4.3.1 电阻值的估算 a. 薄层电阻 考虑最简单的情形， 一块薄的矩形均匀导电材料（如图2 -15所示）的电阻为 式中：ρ——导电材料的电阻率； W——矩形薄层电阻宽度; L——矩形薄层电阻长度； t——矩形薄层电阻厚度。 b. 非矩形电阻的计算 版图设计中往往会遇到许多非矩形形状的电阻， 如果是标准图形（平行四边形、 直角梯形、 等腰梯形）， 也有相应的公式可计算它的相对电阻（见图2 -16）。 图2 -17所示形状的相对电阻可用表2 -4进行估算。 c. 沟道电阻 MOS管的伏安特性通常是非线性的， 为了估算它的性能， 用“沟道电阻”来近似它的行为， 这有时是非常有效的。 在线性区沟道电阻可表示为: 4.3.2 MOS电容 集成电路器件结构中，将导电层以绝缘介质隔离就形成了电容。 MOS集成电路中的寄生电容主要包括MOS管的寄生电容以及由金属、多晶硅和扩散区连线形成的连线电容。 寄生电容及与其相连的等效电阻的共同作用决定了MOS电路系统的动态响应（开关速度）。 一个接有负载的MOS逻辑门输出端的总的负载电容包括下面几部分： (1) 栅极电容： 与该逻辑门输出端相连各管的输入电容。 (2) 扩散区电容：与该逻辑门输出端相连的漏区电容。 (3) 布线电容： 该逻辑门输出端连到其它各门的连线形成的电容。 因此， 对电路设计人员来说, 了解寄生电容的来源、 特性及其变化规律是很有必要的。 ? 4.3.2.1.MOS电容特性 MOS电容的特性与栅极上所加的电压紧密相关， 这是因为半导体的表面状态随栅极电压的变化可处于积累层、 耗尽层、 反型层三种状态。 1) 积累层 对P型衬底材料上的N型MOS器件， 当UG0时， 栅极上的负电荷吸引衬底中的空穴趋向硅的表面， 形成积累层。 这时， MOS器件的结构就像平行平板电容器， 栅极和高浓度空穴积