电路板抗干扰设计.docVIP

印制电路板的抗干扰设计 摘要：本文主要阐述印制电路板设计中的电磁兼容性，分析了电磁干扰的产生原理，详细介绍了在设计和装配印制电路板时应采取的抗干扰措施及高频电路布线的一般要求。 关键词：印制电路板；干扰；噪声；电磁兼容性；高频电路；布线要求 引言 数字器件正朝着高速、低耗、小体积、高抗干扰性的方向发展。印制电路板的设计质量不仅直接影响到电子产品的可靠性，还关系到产品的稳定性，甚至关系到设计的成败。因此，在设计印制电路板时，除了要有正确无误的电气连接外，还应充分考虑印制电路板的抗干扰性。基于电磁兼容性原则，抗干扰设计应包括三个方面：1.抑制噪声源；2.切断噪声传递途径；3.降低受扰设备的噪声敏感度。印制板的抗干扰设计应从设计初期开始，贯穿于电路原理图设计、印制板图设计、元器件选择、印制板安装、引线连接等一系列环节中。虽然各环节侧重有所不同，但每个环节彼此呼应，都应该认真对待。本文主要介绍在印制板设计中如何有效地实现抗干扰设计。 一、印制电路板设计中有效降低印制电路板的辐射噪声 印制电路板工作时的噪声来源主要有以下三个方面：第一,电路板中信号线经接地回路传送到机壳，引起谐振，由机壳向外辐射强烈噪声。第二,电路板信号经过信号电缆向外辐射噪声。第三,电路板本身也直接向外辐射噪声。为降低噪声辐射，可作如下处理： 1. 选择器件时应注意挑选热反馈影响小的器件。对高频电路来说，应选用适宜的芯片，以减少电路辐射。在选择逻辑器件时，要充分考虑其噪声容限指标：当单纯考虑电路的噪声容限时，最好用HTL，若兼顾功耗，则用VDD≥15V的CMOS为宜。 2．高频电路往往集成度较高，布线密度大，应采用多层印制电路板。这样可从结构上获得理想的屏蔽效果，是降低干扰的有效手段。充分利用中间层来设置屏蔽，能更好地实现就近接地，能有效地降低寄生电感，有效缩短信号的传输长度，能大幅度降低信号间的交叉干扰。印制板内层做成大面积的导电区，各导线面之间有很大的静电电容，形成阻抗极低的供电线路，可有效预防电路板辐射和接收噪声。 3．注意印制电路板的“满接地”。绘制印制电路板时，要注意数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔。接地线应尽量加粗，如接地线用很细的线条，会使接地电位随电流的变化而变化，使抗噪性能降低。接地线应能通过三倍于印制板上的允许电流，如有可能，接地线应在23mm以上。接地线应尽可能构成闭环路，这样能有效地提高抗噪声能力。应把电路板上没被占用的所有面积都作为接地线，使器件更好地就近接地。这样可以有效降低寄生电感，同时，大面积的地线能更好地减少噪声辐射。 4．对特别重要的信号线或局部单元应采用“包地”措施。模拟地、数字地等接往公共地时加铁氧体高频扼流圈来分离信号、噪声、电源、地。 5．尽量在印制电路板上附加一面或两面接地板。即用一块铝片或铁片附加在印制板背面(焊接面)，或将印制板夹在两块铝板或铁板之间。接地板安装时尽量靠近印制板，且务必将其接在系统信号的(SG)最佳接地点上，此结构实质构成简单易做的“多层”印制板。若想追求更好的抑制效果，可将印制板装在完全屏蔽的金属盒中，使其不产生、不响应噪声。 二、印制电路板设计中元器件的合理布局与抗干扰设计 要使电子电路获得最佳性能，应合理布置印制板上的元器件，布局不当是引发干扰的重要因素。首先应根据需要确定印制板的大小和形状，尺寸过大会使印制导线加长，阻抗增加，抗噪声能力降低；尺寸过小又不利于散热，邻近导线、器件易发生干扰。印制板元器件的布局应遵守以下原则： 1．印制板上元器件布局，应将输入输出部分分别布置在板的两端。电路中相互关联的器件应尽量靠近，以缩短器件间连接导线的距离；工作频率接近或工作电平相差大的器件应相距远些，以免相互干扰。如常用的以单片机为核心的小型开发系统电路，在设计印制板时，宜将时钟发生器、振荡器等易产生噪声的器件相互靠近布置，让有关的逻辑电路部分尽量远离这类噪声器件。同时，考虑到电路板在机柜内的安装方式，最好将ROM、RAM、功率输出器件及电源等易发热器件布置在板的边缘或偏上方部位，以利于散热。 2．在印制电路板上布置逻辑电路，应在输出端子附近放置高速电路，如光电隔离器等，在稍远处放置低速电路和存储器等，以便处理公共阻抗的耦合、辐射和串扰等问题。在输入输出端放置缓冲器，用于板间信号传送，可有效防止噪声干扰。 3．电路板上装有高压、大功率器件时，与低压、小功率器件应保持一定间距，尽量分开布线。在大功率、大电流元器件周围不宜布设热敏器件或运算放大器等，以免产生感应或温漂。 4．尽可能缩短高频元器件之间的连线，设法减少它们的分