chapter_5_存储器原理与扩展幻灯片.pptVIP

西安邮电学院 计算机学院 第5章存储器原理与扩展 第五章 存储器原理与扩展 第五章 存储器原理与扩展 5.1 概述 （了解） 5.1.1 半导体存储器的分类　 5.1.2 半导体存储器的名词含义　 5.1.3 半导体存储器的主要性能指标 第五章 存储器原理与扩展 5.2 随机读写存储器（了解） 5.2.1 静态存储器 1. SRAM基本存储元 2. SRAM的组成结构 3. 静态RAM的读写时序 4. 静态RAM芯片介绍 5.2.2 动态存储器　1. 四管动态存储元 2. 单管动态存储元 3. 动态RAM芯片介绍 4. DRAM与CPU的连接 5. 动态RAM的读写时序 第五章 存储器原理与扩展 5.3 只读存储器（了解） 5.3.1 掩膜式ROM 5.3.2 一次编程式ROM 5.3.3 多次编程式ROM 1. EPROM存储器 2. EEPROM存储器介绍 第五章 存储器原理与扩展 5.4 Flash存储器 5.4.1 Flash存储器类型及特点 2. 基本工作原理 3. NOR型Flash存储器的特点 5.4.2 Flash芯片介绍 第五章 存储器原理与扩展 5.5 存储器扩展 5.5.1 位扩展（字长方向的扩展） 5.5.2 字扩展（单元个数方向的扩展） 5.5.3 字位同时扩展 第五章 存储器原理与扩展 5.6 存储器与CPU连接 5.6.1 连接时应注意的问题 5.6.2 地址空间划分及存储器连接 2. 存储器的连接 3. 译码器芯片介绍 4. 应用示例 示例1： 示例2： 本 章 小 结 作业： 结 束 2. CPU与存储器之间的时序配合 CPU对存储器读写访问都有固定的时序要求。具体地说，当CPU读操作时，从CPU发出地址和读信号后，存储器必须在限定时间内输出有效数据；而当CPU写操作时，存储器必须在写脉冲规定的时间内将数据写入指定存储单元上。否则，就无法保证准确地传送数据。所以，需要选择能够满足CPU读/写时序要求的存储器芯片来使用。 3. CPU与DRAM的连接（需要刷新） 当采用SRAM芯片做系统存储器时，可以直接与CPU总线连接；而采用DRAM芯片时，因为DRAM存储器需要定时刷新，所以，一般需要通过DRAM控制器连接到CPU总线上。此外，由于不同类型的存储器其控制信号不完全相同。不同型号CPU的读/写控制信号也不一样。在进行存储器连接时，要注意这些信号连接的正确性。 4. 存储器的组织方式 在各种微机系统中，数据总线可能是8位、16位或32位等，存储容量可能需要64K、640K或4M等。因此，就可能需要使用多片存储器进行组织，构成微机系统所需的存储容量。例：用8片16K×8位RAM构成128K×8Bit 、64K×16Bit或32K×32Bit的存储器。 5. 地址空间划分及存储器连接 微机系统的地址空间上，包含有ROM区、RAM区等。ROM区用来存放基本程序（如：BIOS），RAM区用来存放工作程序和数据。而RAM区又分为系统区和用户区。所以合理划分内存地址空间，正确连接各种类型的存储器到指定的地址空间是必要的。 1. 地址空间的划分 CPU在设计时，地址空间划分和地址编码，是靠地址线来实现。在微机系统中，CPU型号不同，其地址总线数目不同，可寻址的空间大小也不一样。 表5.5 各型号CPU可寻址的空间表 4 GB 32位 32位 ARM9TDMI 4 GB 32位 32位 ARM7TDMI 64 GB 36位 64位 Intel 80586 4 GB 32位 32位 Intel 80386 16 MB 24位 16位 Intel 80286 1 MB 20位 8位 Intel 8088 寻址空间 地址总线 数据总线 CPU型号 图5.25 LPC2200芯片的地址空间分配图 LPC2200芯片的CPU采用ARM7TDMI核，共有32条地址线，可寻址的地址空间为0x0000_0000～0xFFFF_FFFF，共4GB。 系统的地址空间主要划分为：片内存储区、片外储存区和外设地址区。片内和片外又可分为ROM区和RAM区。 　　对于一个指定的存储器地址空间，如何将选定的存储器芯片连接到该地址空间上去，通常是采用片选信号线，同时附加不同数目的地址线配合来完成。片选信号线用于选通指定的存储器地址空间范围，而地址线是用于对指定存储器地址空间内部的存储单元寻址。产生片选信号的方法一般是: 线选法 译码法 （1）线选法 线选法就是用CPU的低位地址线对存