EDA技术2-PLD特性幻灯片.pptVIP

厦门理工学院通信系 第二章 PLD硬件特性与编程技术 2.1 PLD概述 2.1.1 PLD的发展历程 2.1.2 PLD的分类 按集成度分 按结构分 1）PLD 与或阵列结构 2）FPGA（Field Programmable Gate Array） 门阵列 按工艺分 1）熔丝或反熔丝编程器件，PROM器件 2）UEPROM编程器件，紫外线擦除/电 气编程器件 3）EEPROM编程器件，电擦写编程器件 4）SRAM器件 2.2 低密度PLD可编程原理 2.2.1 电路符号表示 2.2.2 PROM 2.2.3 PLA 2.2.4 PAL 2.2.5 GAL GAL： General Array Logic Device 最多有8个或项，每个或项最多有32个与项 2.3 CPLD的结构与原理 2.4 FPGA的结构与工作原理 2.4.1 查找表逻辑结构 一个N输入查找表 (LUT，Look Up Table)可以实现N个输入变量的任何逻辑功能，如 N输入“与”、 N输入“异或”等。 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现。 FPGA/CPLD多电压兼容系统 2.4.2 Cyclone系列器件 逻辑阵列块 LAB 嵌入式存储器块 I/O单元 PLL 2.5 硬件测试技术 2.6 FPGA/CPLD产品概述 2.7 编程与配置 2.7.2 使用PC并行口配置FPGA 2.7.3 FPGA配置 JTAG配置端口 FPGA PS配置端口 PC机 配置适配电路 配置器件 或配置电路 AS配置端口 专用FLASH 配置器件 方案1:PS端口直接配置 注意： 1、不要忘了将多片配 置 控制信号nCE 引 脚接地！ 2、作为PS配置模式， 不要忘了将配置模式 控制信号脚MSEL1和 MSEL0都接地！ FLEX、ACEX、APEX系列FPGA 配置电路 FPGA Passive Serial Configuration 被动串行配置模式 10针标准 配置/下载接口 通过配置电路后 与PC机的并行 接口相接 对FPGA配置 主系统通用 10针标准 配置/下载接口 目标板10针标准 配置接口 PIN1 OTP配置器件插座 OTP配置器件： EPC1441、EPC1、EPC1213等 方案2:PS端口OTP专用器件配置 缺点： 1、芯片价格高。 2、只能一次编程。 3、可配置的FPGA规模小，不能用于SOPC系统配置。 4、无法用于实时多任务重配置 * * 图2-1 基本PLD器件的原理结构图 70年代 80年代 90年代 PROM 和PLA 器件 改进的 PLA 器件 GAL器件 FPGA器件 EPLD 器件 CPLD器件 内嵌复杂 功能模块 的SOPC 图2-2PLD的互补缓冲器 图2-3 PLD的互补输入 图2-4 PLD中与阵列表示 图2-5 PLD中或阵列的表示 图2-6 阵列线连接表示 存储容量＝字线数×位线数＝2n×b（位） 存储单元地址 A1=0A0=0 W0=1 W1=0 W2=0 W3=0 D3=1 D1=1 D0=1 D2=0 图2-7 PROM表达的PLD图阵列 图2-8 用PROM完成半加器逻辑阵列 图2-9 PLA逻辑阵列示意图 图2-10 PLA与 PROM的比较 图2-11 PAL结构 图2-12 PAL的常用表示 逻辑宏单元 输入/输出口 输入口 时钟信 号输入 三态控制 可编程与阵列 固定或阵列 GAL16V8 PRN CLRN ENA 逻辑阵列 全局 清零 共享 逻辑 扩展项 清零 时钟 清零选择 寄存器旁路 并行 扩展项 通往 I/O 模块 通往 PIA 乘积项选择矩阵 来自 I/O引脚 全局 时钟 Q D EN 来自 PIA的 36个信号 快速输入选择 2 内核电压 3.3V、 2.5V或 1.8V 接受 2.5V、3.3V 或者 5.0V 输入 输出电位 标准 Vccio 3.5.1 内部逻辑测试 3.5.2 JTAG边界扫描测试 边界扫描电路结构 ispLSI系列：1K、2K、3K、5K、8K ispLSI1016、ispLSI2032、 ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列 EC和ECP系列 LATTICE CPLD SO MUCH IC！ FPGA C