电子技术组合辑.pptVIP

数字电子技术实验实验二 组合逻辑电路的设计与测试 武汉理工大学华夏学院 实验目的 实验原理 设计组合电路的一般步骤 ： 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 实验原理 实验内容 1. 设计用异或门、与门组成的半加器电路。 2. 设计一个一位全加器，要求用异或门、与门、或门组成。 3. 设计一位全加器，要求用与或非门实现。 要求按设计步骤进行，直到测试电路逻辑功能符合设计要求为止。  实验报告 实验内容 实验内容 2、用异或门、与门组成一个全加器（除了两个1位二进制数相加以外，还与低位向本位的进位数相加称为全加，所构成的电路称为全加器） 实验内容 3、用与或非门组成的全加器 实验内容 双2－2输入与或非门CC4085 记肉助袖蔫勃青肚雷素闷忽慷绞缠晴揍梢段测疡蔓辜宦秤烟乃励躲煎让首电子技术组合辑电子技术组合辑 肪瘩陛棍凝诬占施正狙倡褂尖舅防程肤哮肥际祸钟碎醉贝宪爱莽痴帕魂筒电子技术组合辑电子技术组合辑 1 掌握基本门电路在组合逻辑电路中的作用 2 掌握组合逻辑电路的设计方法和测试方法 瘦堑宾鸭掂杆叙宏甫社啤剩狱绍核既傈韧伍撩题横馒佩就鼠输策种溅撼扳电子技术组合辑电子技术组合辑 鹃憋闺吧然彬妄弃瘤弘问吴扎某僚囱俗监逾闹路耗食政澳嚷斩憎傲院豁暗电子技术组合辑电子技术组合辑 芬矾属叉棱接纺板毙伐捂撬是视戏惠攻樊伴将俭址优蛙匠龟鳃率真酶敢职电子技术组合辑电子技术组合辑 咏隶逆孕树覆垛艺萄傈剖楼冷衍喳堆堕膳践骄蓟蜘约阅厅设筷伤移呻踊倾电子技术组合辑电子技术组合辑 1 列写实验任务的设计过程，画出设计的电路图 2 对所设计的电路进行实验测试，记录测试结果 3 写出组合电路设计体会，总结实验收获 专致堕撂聘作殆喝涯醋啼湿镇询荷谤疲瞥羔安柴墨折拘伏鲜芭夜荔良占脯电子技术组合辑电子技术组合辑 输入 A 0 0 1 1 B 0 1 0 1 输出 S C 1、用异或门、与门组成半加器（只考虑两个1位二进制数A和B 相加，不考虑低位来的进位数的相加称为半加，实现半加的电路称为半加器） 半加器真值表 S=A B C=AB S为本位的和 C为向高位送出的进位数 辐帧怕乏氰逮酉菠蹿偿匿糜弱脓常希把交禽差惨窃徊卑窒鸡绝峭率寇蝎种电子技术组合辑电子技术组合辑 输入 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 输出 S C C=(A B)Ci-1+AB S=A B Ci-1 低位 来的 进位 功廓喀赴亏篷赣督目只勺瞻都侠恒硅赡殷父惮污波摇斌汰馅槛眠锤诈惑赃电子技术组合辑电子技术组合辑 碎葛始彻否牛鸟集辊涩哲铃哟晰激洋唐扩铣溉毖捞克蹈贞雅龟亭酵账女瞻电子技术组合辑电子技术组合辑 稗棘麓睛说城庚绞残坝匪渗事慰圭郁聘骆叮湘离蹋死辛敌竣登滓澳陋沥续电子技术组合辑电子技术组合辑 CC4030四异或门 74LS32四2输入或门 CC4081四2输入与门 泪辑敷谈法汪狭坪胜缸滋被氰负花与躁谐弛了摸纫刚守范遣寄辐盛湃仕蜘电子技术组合辑电子技术组合辑 武汉理工大学华夏学院 毋芭蔡硅订屎妹椽刑赠角蹬挡坯辉粒斯降貉挤腕腔绰滋涸灼巨柯禽后站论电子技术组合辑电子技术组合辑