串行信号发生器设计幻灯片.pptVIP

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
有符号数的+、-运算 分析: 串行信号发生器设计 能接收扫描键盘的数字信息 键盘信息可显示在扫描显示器上 按输入信息的最后四位BCD码作为串行信号发生器的输入数据,并作串行输出 设计过程 设计过程 设计过程 设计过程 设计过程 设计过程 设计过程 * 有符号数的+、-运算 寄存器堆的设计 自命题(序列检测器设计) 任务(二)设计一个简单ALU单元。 要求:1. 输入按键0—9(或用10个开关代替数字0—9)。 2.用数码管(或发光二极管)显示结果数值。 模块接口 比较运算的结果 输出 Compare 运算结果溢出标志(只在进行有符号数运算才有意义) 输出 Overflow 运算结果0标志 输出 Zero ALU运算结果 输出 C[31:0] ALU运算功能编码 输入 Ctrl[4:0] ALU第二个数据输入端 输入 B[31:0] ALU第一个数据输入端 输入 A[31:0] 描述 信号方向 信号名 Compare = (A ≠ B) ? 1 : 0 10000 不等 17 Compare = (A = B) ? 1 : 0 01111 等于 16 Compare = (A ≥ 0) ? 1 : 0 01110 大于等于0 15 Compare = (A > 0) ? 1 : 0 01101 大于0 14 Compare = (A ≤ 0) ? 1 : 0 01100 小于等于0 13 Compare = (A < 0) ? 1 : 0 01011 小于0 12 C = (A < B) ? 1 : 0 01010 ‘有符号小于置位’运算 11 C = (A < B) ? 1 : 0 01001 ‘小于置位’运算 10 C = A ^ B 01000 ‘异或’运算 9 C = ~(A | B) 00111 ‘或非’运算 8 C = A | B 00110 ‘或’运算 7 C = A B 00101 ‘与’运算 6 运算功能 Ctrl编码 功能名称 编号 C = A - B 00100 ‘有符号减’运算 5 C = A - B 00011 ‘减’运算 4 C = A + B 00010 ‘有符号加’运算 3 C = A + B 00001 ‘无符号加’运算 2 C = B 00000 无操作 1 运算功能 Ctrl编码 功能名称 编号 功能定义 以补码为例:C=A+B;输入A、B是补码,输出C也应是补码。①A、B符号相异的和;②A、B符号相同的和;ⅰA、B的符号位都是0(+)时,⑴C的符号位为0时,和不修正;⑵C的符号位为1时,和要修正(和是+);ⅱ A、B符号位都是1(-)时, ⑴C的符号位为1时,和不修正;⑵C的符号位为0时,和要修正(和是-) ; 抽样实例:7+(-8);(-5)+2;6+(-2) 2+3;6+5 (-4)+(-5);(-3)+(-2) “-”运算由同学们来做 开始 C=A+B A、B都是正数? 和的最高位=1? 置溢出标志 和的最高位清零 A、B都是负数? 和的最高位=0? 置溢出标志 和的最高位置1 Y Y Y Y N N N N 2.流程图: module ALU(A,B,C,ctl,zero,over,cmp); input [3:0]A,B;input [4:0]ctl; output [3:0]C;output zero,over,cmp; reg [3:0]C;reg cmp,over; assign zero=(C==4b0000) ? 1:0; always@(ctl or A or B) case(ctl) 5d00:C=B; 5d01:C=A+B; 5‘d02:C=A+B; //有符号 5d03:C=A-B; 5‘d04: C=A-B; //有符号 5d05:C=AB;

文档评论(0)

love87421 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档