- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于FPGA的状态机的实现讲解
序列检测有限状态机的实现
有限状态机
有限状态机是绝大部分控制电路的核心结构,是表示有限个状态以及在这些状态之间转移和动作等行为的数学模型。有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说,除了输入部分和输出部分外,有限状态机还含有一组具有“记忆”功能的寄存器,这些寄存器的功能是记忆有限状态机的内部状态,它们常被称为状态寄存器。在有限状态机中,状态寄存器的的下一个状态不仅与输入信号有关,而且还与该寄存器的当前状态有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。
在实际的应用中,根据有限状态机是否使用输入信号,可将其分为Moore型有限状态机和Mealy型有限状态机两种类型。Moore型有限状态机 其输出信号仅与当前状态有关,即可以把Moore型有限状态的输出看成是当前状态的函数。Mealy型有限状态机 其输出信号不仅与当前状态有关,而且还与所有的输入信号有关,即可以把Mealy型有限状态机的输出看成是当前状态和所有输入信号的函数。
问题描述
Moore型序列检测状态机的设计
利用Verilog设计一个电路,对输入的一串二进制数用于检测序列中3个或者3个以上的1,其状态描述如下表所示。
现态 现态 输入 次态 次态 输出 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 1 0 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 Mealy型序列检测状态机的设计
利用Verilog设计一个电路,对输入的一串二进制数用于检测序列中3个或者3个以上的1,当检测到第三个1出现的时候,输出立刻变1,否则输出为0。
设计准备
本设计通过ISE软件硬件描述语言方式设计。定义一个输入端,一个清零端和一个时钟,输入端用来表示一串二进制数,清零端用来将状态机初始化,时钟用来更新当前状态。定义四个状态,分别表示当前无1输入、有一个1输入、有连续两个1输入以及连续三个或三个以上1输入。定义一个输出,用于检测序列中3个或者3个以上的1。
硬件描述语言输入
1、Moore型状态机源程序
module Moore(
input din,
input clk,
input rst,
output reg op
);
reg [1:0] current,next;
parameter S0 = 2b00,S1 = 2b01,S2 = 2b10,S3 = 2b11;
always@(posedge clk or negedge rst)
begin
if(!rst)
current = 2b00;
else
current = next;
end
always@(current or din)
begin
case(current)
S0:begin
op = 0;
if(din == 0)
next = S0;
else
next = S1;
end
S1:begin
op = 0;
if(din == 0)
next = S0;
else
next = S2;
end
S2:begin
op = 0;
if(din == 0)
next = S0;
else
next = S3;
end
S3:begin
op = 1;
if(din == 0)
next = S0;
else
next = S3;
end
default:begin
op = 0;
next = S0;
end
endcase
end
endmodule
2、Mealy型状态机源程序
module Mealy(
input clk,
input rst,
input din,
output reg op
);
reg [1:0] current,next;
parameter S0 = 2b00,S1 = 2b01,S2 = 2b10,S3 = 2b11;
always@(posedge clk or negedge rst)
begin
if(!rst)
current = 2b00;
else
current = next;
end
always@(current or din)
begin
case(current)
S0:begin
op
您可能关注的文档
最近下载
- 南昌大学90周年校庆志愿者工作组分工安排.doc
- 国家开放大学计算机应用基础(本) 终结性考试试题及参考答案.pdf
- 2020年国家开放大学《财务报表分析》形成性考核(1-4)试题答案解析.pdf
- 2021-2022学年成都市郫都区八年级下学期期中数学试卷(含答案解析).docx
- limitless 无限钢琴曲谱子.pdf
- 食 堂 管 理 考 核 评 分 表.docx
- (完整版)高电压复习题(完整版).pdf VIP
- 大学生睡眠质量与情绪管理的关系毕业论文.doc
- 2022-2023学年广东省深圳市语文三年级下册期末检测卷(B卷)含解析.docx
- 2023年建筑工程造价指标超详细知识汇总全面汇总归纳完整.pdf
文档评论(0)