VLSI导论复习..docxVIP

第一章1 VLSI设计的层次以及每一层主要关注的对象，未来VLSI Design Flow and Abstraction; Future.Major levels of abstractionSpecification，技术规范设计用户提出对芯片用途、运行速度等的说明，规范多数是不完全的，只是一组要求Behavior，行为级设计行为描述比规范说明详细，规范通常用文字描述，而行为通常用可执行程序建模来描述Register-transfer，寄存器传输级设计系统的时间行为是完全确定的，一直每个时钟周期内的输入信号和输出信号而逻辑信号并不是以逻辑门形式给出的，系统功能由存储在抽象存储单元中的布尔函数来定义，从不而落就函数中仅仅能得到粗略的延时和面积估计Logic逻辑设计根据逻辑门、锁存器和触发器的布尔逻辑特性进行系统设计，尽管已知系统结构，但还是不能计算完全的精确延时Circuit电路设计由晶体管实现电路系统Layout版图设计及早前的最后一级设计，由版图提取出寄生电阻和电容，然后加到所描述的电路中，从而进行更精确的仿真。FutureVLSI technology is going to 14nm, and will scale down to the limit of molecule or atom level (Stability?)– Power: Important for portable device to decrease leakage current.– Interconnect: When VLSI technology scale down, the delay of interconnect is more and more important, because the RC of interconnect is almost no changed (the switch time of transistor is decreased)– 3D transistor and 3D IC– Wafer level package– Design complexity: Integrated with biologic and optic device, and MEMS, and co-design with software, the ICs will be more intelligent --How to reuse?C-nanotube, successors?在碳纳米管的内部可以填充金属、氧化物等物质，这样碳纳米管可以作为模具，首先用金属等物质灌满碳纳米管，再把碳层腐蚀掉，就可以制备出最细的纳米尺度的导线，或者全新的一维材料，在未来的分子电子学器件或纳米电子学器件中得到应用。有些碳纳米管本身还可以作为纳米尺度的导线。这样利用碳纳米管或者相关技术制备的微型导线可以置于硅芯片上，用来生产更加复杂的电路。第二章MOS管与连接的版图、基本制造步骤MOS transistor and layout, basic fabrication steps.版图是VLSI设计中最低层的抽象设计，它将被直接交给芯片制造厂作为指导生产电路的图案。版图中矩形的构形决定了电路的拓扑结构和元件的特征。基本制造步骤在衬底中选择性掺杂形成N阱和P阱在衬底顶部增加或去除一层二氧化硅绝缘层沉淀多晶硅或金属材料构成的连线，它们和衬底之间可由二氧化硅绝缘开。注意自对准工艺漏电流与亚阈值电流Leakage current and subthreshold current当栅电压低于阈值电压时，漏源间的电流并不会马上降低到0，而是有形形色色的漏电流穿过晶体管的不同部分，这在低功耗应用中会变得非常重要。晶体管中反向偏置PN结的反偏电流，亚阈值电流，漏极感应势垒降低是一种漏极耗尽区与源之间的内部作用， 而引起源电位势垒降低的效应，栅诱导漏极漏电效应，穿通电流，栅氧化物隧道电流，热载流子纳米技术中，亚阈值电流是最大的泄漏电流源。当栅极电压低于阈值电压时，沟道上将携带弱反型电流。设计规则Design rules为了尽可能使所有制备的常见问题出现的可能性减到最小，并进一步使成品芯片的数量（产量）达到可接受的量级。设计规则是由制造工艺特性决定的，主导了版图中的每个元件及其相互关系（相互关系是指元件间的间距及其连接），还决定了芯片设计的底层，即物理性质，包括每个单独逻辑门可以做多小，门间的连线可以做多小，以及决定延迟的那些寄生电阻和电容的大小。静态互补门电路Static complementary logic.电路中由p管构成的上拉电路与由n管构成的下拉电路构成互补网络。而且静态互补门是静态的，不依赖储存的电荷来工作。（简单，高效，可靠，故应用广泛）AOI