648软件开发总结.doc

  1. 1、本文档共21页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
648软件开发总结

内部 648软件开发介绍 一 DM648介绍 DM648属于TI达芬奇系列,采用单核C64X+定点CPU,支持最高频率1.1GHz,有两个乘法器支持四个16bits*16bits(结果32bits)单个clock cycle或者八个8bits*8bits(结果16bits)单个clock cycle。还有6个ALU。 648的片上存储器有L1P(32KB),L1D(32KB),L2(512KB) 648集成了五个视频口VPORT,省去FPGA做FIFO,可以节省产品成本。 648集成了丰富的外设,包括edma(64个通道),SPI,I2C,UART,EMIF,DDR2,Ethernet,gpio(32个),McASP,PCI。 二 搭建软件开发环境 2.1操作系统环境 Win7 32位或win-XP环境 2.2软件安装和配置 需准备的安装软件 Ccs3.3 bios3.08 648dvsdk perl Bios是TI针对DSP开发的实时嵌入式操作系统。 Dvsdk是基于BIOS系统的视频开发包。 Perl是脚本工具,烧写程序时将out文件转换为ais文件。 建议所有软件安装到默认目录下,安装完后 配置操作系统环境变量 修改BIOS_INSTALL_DIR变量为 C:/CCStudio_v3.3/bios_5_31_08 配置CCS的组件管理器,如图2-1 点“开始-所有程序-TI-component manager,修改Target Content(DSP/BIOS)-TMS320C64XX为当前版本的DSP/BIOS 图 2-1 2.3 DVSDK目录文件介绍 默认安装到C:\dvsdk_1_11_00_00_DM648目录下,其中 edma3_lld_1_05_00是edma3驱动包 examples 包含很多基于BIOS的示例应用工程,我们参考video_preview示例程序作为框架,添加图像处理算法和通讯驱动。 flashutil 包含flash烧写工程norwriter,bootloader程序ubl,ais文件生成脚本 ndk_1_92_00_22_eval 网络开发软件包 pspdrivers_1_10_00 包含了TI提供的很多基于BIOS系统的驱动,我们参考其中VPORT的驱动,将按帧采集修改为按场采集的功能 xdc_2_95_02 xdc工具安装路径,xdc是ccs的子工具,是一个javascript编译工具,用于编译cfg文件,cfg文件在后面讲。如图2-2安装XDC后,会在工程的编译选项界面增加XDC选项。 图2-2 2.4仿真器 TDS560USB PLUS 在CCS setup界面选择TDS560USB PLUS platform和C64x+ family的DM648。如图2-3. 图2-3 三 VPORT+EDMA工作原理 3.1 VPORT介绍 DM648集成了五个VPORT口,用于视频输入输出,每个VPORT可以配置为capture或display模式。Capture模式又分为双通道8bit BT656,单通道16 bit Y/C模式。 Display模式又分为单通道8bit BT656, 单通道16 bit Y/C模式。 目前,capture和display模式都采用8bit BT656子模式,PAL视频编码芯片和解码芯片也设置为BT656模式。 3.2 BT656标准简介 BT656标准将4:2:2格式YCbCr数据统一封装在一个数据流中,按照CbYCrY顺序排列,Y的数据数量是Cb,Cr的2倍,。 BT656数据流中,ffh和00h保留用于时序标示。在视频数据每行的开头和结尾有标示SAV(start of video),EAV(end of video)。SAV和EAV的格式是ffh,00h,00h,XYh,前三个字节固定,第四个字节包含场标示,场消隐状态和行消隐状态,如图3-1。 图3-1 3.3 VPORT FIFO 每个VPORT有一个FIFO存储进入的数据或者从FIFO输出。 BT656 capture模式中,FIFO分成A、B两个通道,如图3-2,A通道接收VDIN[9-2]管脚的数据,B通道接收VDIN[19-12]管脚的数据。每个通道又分Y,Cb,Cr三个缓存,每个缓存区有独立的读寄存器。 图3-2 BT656 display模式中,如图3-3,只有一路输出,FIFO分为Y,Cb,Cr三个缓存区,每个缓存区有独立的写寄存器

文档评论(0)

文档精品 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:6203200221000001

1亿VIP精品文档

相关文档