2.2 合逻辑(3学时).ppt

组合逻辑 Review（1） 静态CMOS反相器 噪声容限大 无比逻辑，逻辑电平和器件尺寸无关 低输出阻抗 输入电阻极高 几乎没有漏电流 Review（2） 如何提高静态CMOS反相器的性能 降低电容 包括寄生电容和负载电容 降低等效导通电阻 增加晶体管尺寸 需小心自载效应 一定范围内增加VDD Review（3） 反相器的功耗分布 动态功耗 电容充放电 电源和地存在直流通路 静态功耗 二极管和晶体管的漏电流 Review（4） 降低静态CMOS反相器功耗的方法 降低电压 最为有效的方法 减少电路翻转 优化设计架构和电路结构 减少物理电容 寄生电容和负载电容 什么是组合逻辑 静态与动态 静态电路 稳定状态下，输出与电源/地相连 输出由电路结构决定，稳定不变 静态互补CMOS结构的基本优点是其具有良好的稳定性（即对噪声的灵敏度低）、良好的性能以及低功耗（没有静态功耗） 动态电路 输出由暂存在电容上的电荷决定 不能长时间保持，需要不断更新 把信号值暂时存放在高阻抗电路节点的电容上。动态电路的优点是所形成的门比较简单且比较快，但它的设计和工作比较复杂，并且由于对噪声敏感程度的增加而容易失败。 静态CMOS电路 举例:NAND 举例:NOR 构建CMOS组合逻辑 反向输出 out = xx xxx | xxxx 下拉网络(NMOS)和上拉网络(PMOS) 以输出为分界线呈对称