第2章80C51的结构和原理讲解.pptVIP

*80C51的应用模式 一、总线型单片机应用模式 二、非总线型单片机应用模式 非总线型单片机已经将用于外部总线扩展用的I/O口线和控制功能线去掉，从而使单片机的引脚数减少、体积减小。对于不需进行并行外围扩展，装置的体积要求苛刻且程序量不大的系统极其适合。非总线型单片机典型产品如： AT89C2051/AT89C4051。 * * P1口结构 P1仅能为通用的准双向口！ 2.4.2 P1、P3口的结构 * * P3口结构 第一功能：通用I/O口（对口寻址时） * * 第二功能（不对口寻址时） P3.0 ：RXD（串行口输入） P3.1 ：TXD（串行口输出） P3.2 ：INT0（外部中断0输入） P3.3 ：INT1（外部中断1输入） P3.4 ：T0（定时器0的外部输入） P3.5 ：T1（定时器1的外部输入） P3.6 ：WR（片外数据存储器“写”选通控制输出） P3.7 ：RD（片外数据存储器“读”选通控制输出） 2.5 80C51单片机最小系统 2.5.1 最小系统的硬件构成 2.5.2 最小系统增加简单I/O设备 应该注意：单片机P0口接有1K的上拉电阻排，作为2003和P0口的公共上拉电阻（图中未画出，P1、P2和P3口均接有4.7K上拉电阻排）。 * * P1口结构 P1仅能为通用的准双向口！ 2.4.2 P1、P3口的结构 * * P3口结构 第一功能：通用I/O口（对口寻址时） * * 第二功能（不对口寻址时） P3.0 ：RXD（串行口输入） P3.1 ：TXD（串行口输出） P3.2 ：INT0（外部中断0输入） P3.3 ：INT1（外部中断1输入） P3.4 ：T0（定时器0的外部输入） P3.5 ：T1（定时器1的外部输入） P3.6 ：WR（片外数据存储器“写”选通控制输出） P3.7 ：RD（片外数据存储器“读”选通控制输出） 2.5 80C51单片机最小系统 2.5.1 最小系统的硬件构成 2.5.2 最小系统增加简单I/O设备 应该注意：单片机P0口接有1K的上拉电阻排，作为2003和P0口的公共上拉电阻（图中未画出，P1、P2和P3口均接有4.7K上拉电阻排）。 功能上分为： 基本型； 增强型。 存储器配置上分为： ROM； EPROM； ROMLess； FLASH。 8051是Intel公司MCS-51系列的典型品种。 以8051为基核的CMOS产品统称为80C51系列。 * * 2.1.1 80C51的内部结构与引脚功能 CPU 8位，含布尔处理 时钟电路 总线控制 存储器 ROM,4KB RAM,128B SFR,21 I/O接口 并口,4个8位 UART,1个 定时计数器，2个 中断源，5个 * * 2.1.2 80C51典型产品资源配置 应注意：STC系列单片机与80C51兼容，采用串口编程，品种发展迅速。 2.1.3 80C51典型产品封装和引脚 DIP40 DIP20 * * 2.2 80C51的CPU 2.2.1 80C51的功能单元 运算器 ACC,累加器 B，寄存器 PSW,程序状态字 控制器 PC，程序计数器 IR,指令寄存器 译码逻辑及时钟 其他寄存器 DPTR,数据指针 SP,堆栈指针 * * 寄存器及其存储器映射 * * 2.2.2 80C51的CPU时钟 时钟产生方式 内部时钟方式 外部时钟方式 * * 80C51的时钟信号 1个机器周期：12个晶荡周期（或6个时钟周期） 指令的执行时间称作指令周期 （单、双、四周期） * * 2.2.3 80C51单片机的复位 复位可使单片机或系统部件处于确定的初始状态。 复位电路 上电复位电路 按键与上电复位 * * 单片机复位后的状态 PC = 0000H RAM：随机值（运行中复位不改变RAM内容 ） SFR： P0~P3=FFH SP=07H IP、IE和PCON：有效位为0 PSW=00H * * 2.3 80C51的存储器组织 80C51存储器可以分成两大类： RAM，CPU在运行时能随时进行数据的写入和读出，但在关闭电源时，其所存储的信息将丢失。用来存放暂时性的输入输出数据、运算的中间结果或用作堆栈。 ROM，写入信息后不易改写的存储器。断电后，其中的信息保留不变。用来存放固定的程序或数据，如系统监控程序、常数表格等。