第5章_锁存器和触发器讲解.ppt

5.1时序电路基本逻辑单元概述 5.1.1时序电路基本逻辑单元及特点 组合电路 ：某一时刻的输出完全取决于当时的输入信号，与电路原来的状态无关，即它们没有记忆功能。 时序电路 ：某一时刻的输出不仅取决于当时的输入信号，还与电路原来的状态有关，即它们具有记忆功能。 例：已知维持—阻塞D触发器的输入波形，画出输出波形图，Q的初始状态为0。 5.2.3 D锁存器 1.电路结构与工作原理 2）特性方程 3）状态图 3.动作特点 在CP有效时，锁存器的状态与输入端D的值相一致，这时称锁存器为“打开”，并且从D输入端到Q输出端的通道是“透明的”。因此，D锁存器常被称为透明锁存器。 当CP输入无效时，锁存器就锁存原来的值而不再对D端的输入做出任何响应。 5.3 主从触发器 (master/slave flip-flop) 触发 ：时钟边沿作用下的状态更新 锁存器：在使能信号有效（0或1）时更新状态，且输出状态随着输入信号的变化而变化。 触发器：只有在时钟边沿作用下的更新状态，其它情况下保持原有状态不变。 5.3.1 主从RS触发器(maste/slave SR flip-flop) 1.电路结构与工作原理 工作原理： CP=1时： 主锁存器开启，其输出Q’ 随R和S端的变化而变；由于从锁存器被封锁，主从SR触发器保持原状态不变。 CP由1→0： 主锁存器被封锁，不接受R和S的变化；从锁存器开启，主锁存器原来寄存的状态作为从锁存器输入端，决定主从触发器的状态输出。 工作原理： CP=0时： 主锁存器被封锁，不接受R和S的变化； 从锁存器开启，主从SR触发器保持原状态不变。 CP由0→1： 主锁存器开启，开始接受R和S的变化； 从锁存器被封锁，主从触发器的状态不变。 由此得知： 主从SR触发器的状态更新在CP由1→ 0的时刻，其它时间保持原来状态不变，为下降沿触发。 用符号“┌”表示延迟输出。 2.逻辑功能描述 ——特性表 2.逻辑功能描述——特性方程： 5.3.2主从JK触发器 1.电路结构与工作原理 工作原理： 主从触发器0态时： S=J,R=0,当CP=1时，主锁存器接受置1输入；从锁存器被封锁，主从JK触发器保持原态，当CP由1→0时，更新状态。 主从触发器1态时： S=0,R=K，当CP=1时，主锁存器接受置0输入；从锁存器被封锁，主从JK触发器保持原态，当CP由1→0时，更新状态。 没有约束 工作原理： 2.逻辑功能描述 ——特性表 特性表 时序图 例：画出主从 JK 触发器输出端波形图。 J K Q n+1 0 0 Qn 1 1 Qn 0 1 0 1 0 1 CP J K Q 2.逻辑功能描述——特性方程： 主从JK触发器没有约束 2.逻辑功能描述——状态图： 【例5.3.1】根据JK触发器的逻辑功能和动作特点，对应如图5.3.6（a）所示输入信号变化的时序图。 2.逻辑功能描述——时序图： 3.动作特点： 分两步动作： 当CP=1时主锁存器接收输入端（S和R或J和K）的信号，被置成相应的状态，而从锁存器不变； 当CP下降沿到来时从锁存器按照主锁存器的状态翻转，所以Q状态的改变发生在CP的下降沿。 在CP=1的全部时间里输入信号都将对主锁存器起控制作用——透明。 一次变现象： 在CP为1的时间里，主锁存器有可能随着输入信号的变化而变化，且至多只能变一次。 Q=0时，因S=J,R=0,在CP为1的时间里，主锁存器只接受置1和保持信号，在此期间如果J为1，则在CP由1变为0时，从锁存器变为1，且只能变一次。 一次变现象分析： Q=1时，因S=0,R=K,在CP为1的时间里，主锁存器只接受置0和保持信号，在此期间如果K为1，则在CP由1变为0时，从锁存器变为0，且只能变一次。 【例5.3.2】已知主从JK触发器的输入信号和CP信号波形如图5.3.7所示，试对应画出触发器时序图。 多输入端的JK触发器 5.4边沿触发器 1.电路结构与工作原理 置0维持线 置1维持线 置0阻塞线 置1阻塞线 (1) CP＝0时，G3=G4=1， G1和 G2构成的基本SR锁存器保持原状态。 1.电路结构与工作原理 置0维持线 置1阻塞线 维持-阻塞边沿D触发器 （2）CP上升沿到来时，若D为0， G6=1， G5=0，致使G4=0， G3=1。从而使Q=0，即Q=D。 1.电路结构与工作原理 置1维持线 置0阻塞线 置0维持线 置1阻塞线 维持-阻塞边沿D触发器 （3）同理可得出，当CP上升沿到来时，若D为1，则 Q=1，即Q=D。 综上所述，边沿