第三章存储系统讲解.ppt

存储器的分类 存储器的分类 存储器的分类 存储系统的层次结构 存储系统 由几个容量、速度和价格各不相同的存储器构成的系统。 目标 容量大 速度快 价格低 存储系统的层次结构 存储系统的层次结构 存储系统的层次结构 3.2 主存储器 3.2.1 主存储器概述 3.2.1 主存储器概述 3.2.1 主存储器概述 3.2.2 半导体存储器存储原理 ㈠ 双极型存储单元与存储原理 3.2.2 半导体存储器存储原理 ⒉ TTL型存储器芯片举例 （SN74189） 3.2.2 半导体存储器存储原理 ㈡ 静态MOS存储单元存储原理 ⒈ 静态MOS存储单元电路 3.2.2 半导体存储器存储原理 ⑶ 工作 Z：加高电平，T5、T6导通，选中该单元。 写入：在W、W上分别加高、低电平，写1/0。 读出：根据W、W上有无电流，读1/0。 ⑷ 保持 Z：加低电平，只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，∴称静态。 静态单元是非破坏性读出，读出后不需重写。 3.2.2 半导体存储器存储原理 ⒉ 静态MOS存储芯片举例 （Intel 2114） ⒊ 读写时序 写周期 动态MOS存储单元与芯片 基本存储原理： 存储信息以电荷形式存于电容上，通常定义电容充电至高电平，为1；放电至低电平，为0。 动态MOS存储单元与芯片 ⒈ 单管动态存储单元 动态MOS存储单元与芯片 ⑶ 工作 写入：Z加高电平，T导通。W加高/低电平，写1/0 读出：W预充电，断开充电回路。 Z加高电平，T导通，根据W线电位的变化，读1/0。 ⑷ 保持 Z：加低电平，T截止，该单元未选中，保持原状态 单管单元是破坏性读出，读出后需重写。 动态存储器的刷新 刷新 定期向电容补充电荷 刷新原因 电容上存储的电荷会泄露 刷新间隔 2ms 刷新与重写 刷新：非破坏性读出，补充电荷 重写：破坏性读出，恢复原来信息 刷新方式 例1 有一个16K×16的存储器，由1K×4的DRAM芯片（内部结构为64×64）构成，问： （1）采用异步刷新方式，如最大刷新间隔为2ms，则相邻两行之间的刷新间隔是多少? (2)采用集中刷新方式，存储器刷新一遍最少用多少个刷新周期？设存储器的读写周期为0.5us，死区占多少时间？死时间率为多少？ 2ms内刷新64行，相邻两行之间的刷新间隔为： 2ms/64=31.25us 集中刷新方式，刷新一篇最少用64个刷新周期 死区=0.5us×64=32us 死时间率=32us/2000us×100%=1.6% 例2 一个128×128结构的DRAM芯片，每隔2ms要刷新一次，且刷新是按顺序对所有128行的存储单元进行内部读操作和写操作实现的。设存取周期为0.5us，求刷新开销（即进行刷新操作的时间所占的百分比） 刷新过程是对每行的存储单元先读后写，所以每行的刷新时间是： 0.5us ×2 =1us 在2ms内进行128次刷新，需 1us×128=128us 刷新开销为： 128us/2ms ×100%=6.4% 半导体只读存储器 半导体只读存储器 半导体只读存储器 半导体只读存储器 特点： 3.2.3 主存储器的设计与扩展 设计一个存储器需要明确总容量指标。 主存储器构成： ROM和RAM。 芯片数量： 取决于主存总容量和每个芯片容量大小。 主存储器的组织： 存储器逻辑设计、如何与CPU连接、动态存储器的刷新、存储器的校验等。 3.2.3 主存储器的设计与扩展 Ⅰ 主存储器容量的扩充 ㈠ 位扩展方式:原有 2K×4 芯片，扩展为 2K×8 芯片 3.2.3 主存储器的设计与扩展 ㈡ 字扩展方式:原有 2K×8 芯片，扩展为 4K×8 芯片 3.2.3 主存储器的设计与扩展 ㈢ 字位同时扩展方式 用2114（1K×4）SRAM芯片组成容量为4K×8的存储器。地址总线A15～A0（低）,双向数据总线D7～D0（低）,读/写信号线R/W。 ⒈ 计算芯片数 ⑴ 先扩展位数，再扩展单元数。 3.2.3 主存储器的设计与扩展 ⑵ 先扩展单元数，再扩展位数。 3.2.3 主存储器的设计与扩展 存储空间分配：4KB存储器在16位地址空间（64KB）中占据任意连续区间。 3.2.3 主存储器的设计与扩展 ⒊ 连接方式 ⑴ 扩展位数； ⑵ 扩展单元数； ⑶ 连接控制线；⑷ 形成片选逻辑电路。 3.2.3 主存储器的设计与扩展 3.2.3 主存储器的设计与扩展 3.2.3 主存储器的设计与扩展 Ⅱ 访存地址的译码方式 地址码：片内地址和选片地址两部分。 片内地址：由低端地址码构成，其长度取决于 所选存储芯片的字数。