微机原理4_微处理器结构ok.ppt

8086的工作模式 最小模式：也称“单处理器系统”，即在系统中只有一个8086处理器，全部的系统总线信号均由8086直接产生。 总线控制逻辑减到最少，故称最小模式。 最大模式：也称“多处理器系统”，即系统中包含两个或多个处理器，其中一个为主处理器（8086），其他的处理器为“协处理器”（CO－Processor） 通常，和8086配合使用的协处理器有两个：一个是数值运算协处理器8087，一个是输入/输出协处理器8089。 8086 Pinout 公共引脚 GND，Vcc（＋5V），CLK AD15～AD0：地址/数据复用，双向 A19/S6～A16/S3：地址/状态复用总线 T1，输出地址高4位； T2～T4，输出状态 S6：指示8086当前使用总线 S5：与中断标志IF相同 S4,S3：指示当前使用的段寄存器 （ 00,01,10,11对应于ES,SS,CS,DS） NMI(Non-Maskable Interrupt) 不受IF的影响 公共引脚 BHE/S7：高8位总线允许（Bus High Enable） T1：指示高8位数据总线上的数据是否有效 （BHE:AD0）配合：00－字，01－奇地址字节，10－偶地址字节 D15-D8 奇 体 SEL A18-A0 D7-D0 偶 体 SEL A18-A0 BHE A0 A19 -A1 D7-D0 D15-D8 公共引脚 INTR：可屏蔽中断请求 CPU在指令周期的最后一个时钟对INTR采样 RD：CPU读命令，发往MEM或I/O接口 RESET：复位后，从FFFF0H处取指 READY：由MEM或I/O发出 CPU在T3采样，确定是否插入Tw TEST：测试信号输入 由wait指令检测。8087执行时，8086等待 MN/MX：接Vcc，最小模式；接GND，最大模式 最小模式引脚信号 INTA(24)：Interrupt Acknowledge，输出 8086响应中断执行两个连续的总线周期 第一个INTA：通知外设中断请求已经允许 第二个INTA：外设送上中断类型码 ALE(25)：Address Latch Enable，输出 T1状态时，8282/LS373的锁存控制信号 DEN(26)：Data Enable，输出 表示8086准备发送或接收一个数据 T2状态时，8286/LS245的门控制信号，并保持到T4 DT/R(27)：Data Transmit/Receive，输出 8286/LS245的数据传输方向控制，指示8086是进行读操作还是写操作 最小模式引脚信号 M/IO(28)：Memory/Input Output，输出 指示8086的访问对象，发给MEM或I/O接口 在前一总线周期的T4就有效，直至本总线周期的T4 WR(29)：写命令 发给MEM和I/O接口，T2、T3、Tw有效 最小模式引脚信号 HLDA(30)、HOLD(31)：总线请求、总线响应 分总线请求、允许和释放三个阶段 总线部件发HOLD，请求总线 8086在当前总线周期结束后，在T1中间发HLDA 8086使地址/数据总线悬空，让出总线 HOLD、HLDA保持高 总线部件使用总线 HOLD变低，总线部件让出总线 8086收到HOLD变低后，将HLDA变低，重新获得总线 （跳过） 8086最小模式的配置 （跳过） 8086总线操作时序－读操作 S6~S3 S7~S3 8086总线操作时序－写操作 S6~S3 S7~S3 WR 写周期时序图 out CPU输出数据 8086总线操作时序----中断响应 8086的中断响应和总线请求 8086 8259 INTR /INTA AB DB CB INT0~7 8086 8237 HOLD HLDA AB DB CB I/O MEM 最大模式引脚信号 QS1,QS0(24,25)：指令队列状态 可从外部对ISQ的状态进行跟踪 00－无操作；01－第一个字节被取走； 10－ISQ被清空； 11－除了第一个字节外，还取走了后续字节 RQ/GT1,RQ/GT0(30,31)：双向！ 请求/响应的过程与最小模式类似，但只用一根线 RQ/GT1,RQ/GT0分别连接一个协处理器，RQ/GT0优先级高 8086最大模式，用一根总线请求/应答线实现总线权的转移。 设备请求总线权 RQ/GT CPU使用总线 CPU使用总线 CPU使用总线 设备使用总线 设备 设备 CPU CPU响应， 总线权交设备 CPU 设备释放总线权 CPU 设备 若干时钟 若干时钟 最大模式引脚信号 S2,S1,S0(28,27,26)：Bus Cy