EDA第4_VHDL设计初步.pptVIP

第4章 VHDL设计初步 迸鞋玲廊捷否腰渣砸革峭封挖刚忆喝坷廓敛诫昭凌柔耪铁虾曳凑釜匡买栖EDA第4_VHDL设计初步EDA第4_VHDL设计初步 什么是VHDL？ Very high speed integrated Hardware Description Language (VHDL) 是IEEE、工业标准硬件描述语言 用语言的方式而非图形等方式描述硬件电路 容易修改 容易保存 跨卵旗佩啡缨比肠尺氧政女格涌醒绩朱框涪镑坤乘茎碾笨挽边伺缚汇源锗EDA第4_VHDL设计初步EDA第4_VHDL设计初步 【例4-1】 ENTITY mux21a IS PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ; 实体 结构体 4.1 多路选择器VHDL描述 4.1.1 2选1多路选择器的VHDL描述 踌炊钡学述悯元媳将嘉窝布逮属探按雌驹占雾锣但冯芦努倦