第6章EDA应用.ppt-数字逻辑.ppt

第6章 EDA技术的应用 本章通过VHDL实现的设计实例，进一步介绍了EDA技术在组合逻辑，时序逻辑，状态机设计和存储器设计方面的应用。 学习目标 通过对本章内容的学习，学生应该能够做到： 了解：VHDL编程特点 理解：VHDL设计流程和层次化设计方法 应用：掌握常用数字逻辑部件VHDL建模方法与设计技巧。 主要内容 6．1组合逻辑电路的设计应用 6．2时序逻辑电路的设计应用 6．3状态机的设计 6．4存储器的设计 6．5EDA综合设计 6.1 组合逻辑电路的设计应用 在本节所要描述的组合逻辑电路有编码器、选择器、译码器、加法器、三态门、奇偶检验电路、码制转换器等。下面逐一地对它们进行介绍。 6.1.1 编码器设计 在数字系统中，往往需要改变原始数据的表示形式，以便存储、传输和处理，这一过程称为编码。例如，将二进制码变换为具有抗干扰能力的格雷码，能减少传输和处理时的误码；对图像、语音数据进行压缩，使数据量大大减少，能降低传输和存储开销。实现编码操作的数字逻辑电路称为编码器，常见的有二进制码编码器和优先编码器。优先编码器是对某一时刻输入信号的优先级别进行识别和编码的数字逻辑器件，在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性,每一个信号都有一个优先级，编码器的输出指明具有最高优先级的有效信号。当具有最高优先级的信号有效时，其他优先级较低的信号无效。 例6-1一个8到3的优先级编码器功能真值表如表6－1所示。其优先级别依次为DIN8D到DIN1（从高到低）。输出DO[2..0]代表一个二进制数，指明被设置为1的输入信号中优先级别最高者。E0（高电平有效）用于指示输入是否为有效信号。请给出该8-3优先编码器的VHDL实现方案。 例6-1一个8到3的优先级编码器功能真值表如表6－1所示。其优先级别依次为DIN8D到DIN1（从高到低）。输出DO[2..0]代表一个二进制数，指明被设置为1的输入信号中优先级别最高者。E0（高电平有效）用于指示输入是否为有效信号。请给出该8-3优先编码器的VHDL实现方案。 解：为便于理解优先编码器的功能，首先观察表6-1，可知如DIN8=1时，则输出DO[2..0]=111,因为DIN8的级别最高，只要DIN8=1，则DIN6~DIN1的取值就无关紧要。据此可利用条件赋值语句IF-THEN-ELSE，其VHDL源程序如下。在程序中，当DIN(8)=1时，不考虑其他情况直接将输出DO置为111；依此类推当执行最后一个ELSE时，将输出DO置为000。其仿真波形输出如图6-1所示。编码器元件符号如图6-2所示。 ARCHITECTURE BEHAV OF CODER8_3 IS BEGIN PROCESS(DIN) BEGIN IF(DIN(8)=1) THEN DO=111; ELSIF(DIN(6)=1) THEN DO=101; ELSIF(DIN(5)=1) THEN DO=100; ELSIF(DIN(4)=1) THEN DO=011; ELSIF(DIN(3)=1) THEN DO=010; ELSIF(DIN(2)=1) THEN DO=001; ELSE DO=000; END IF; END PROCESS; E0=0 when DINELSE 1; END BEHAV; IF(DIN(8)=1) THEN DO=111; ELSIF(DIN(6)=1) THEN DO=101; ELSIF(DIN(5)=1) THEN DO=100; ELSIF(DIN(4)=1) THEN DO=011; ELSIF(DIN(3)=1) THEN DO=010; ELSIF(DIN(2)=1) THEN DO=001; ELSE DO=000; END IF; END PROCESS; E0=0 when DINELSE 1; 6．1．2译码器的设计 译码是编码的逆过