QuartusII的基本操作1-3的相关要求解剖.docVIP

QuartusII的基本操作1-3的相关要求解剖.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Quartus II的基本操作Quartus II 9.0 (32-Bit) 在E盘或其它盘中新建一文件夹E:\EDA_ Quartus_学号后4位(如EDA_ Quartus_8001,注意不要用中文或带空格),关于Quartus II的基本操作BiaoJueQi项目 (一)注意事项 (1) 在E:\EDA_ Quartus_学号后4位文件夹中。新建BiaoJueQi文件夹,BiaoJueQi项目存在该文件夹中。 (2)项目名与文件名为BiaoJueQi_学号后4位。如:BiaoJueQi_8001。 (3)原理图及波形文件均保存为: BiaoJueQi_学号后4位.bdf; BiaoJueQi_学号后4位.vwf; 注意:3.2.2 暂不用操作。 (二)操作中的相关问题 1.新建项目 注意:项目名,文件名改成:BiaoJueQi_学号后4位。而非BJQ,如下图所示。 2. 图3.33中的WaveformFile,可能不在Other Files中,如下图所示。 3. 完整的波形仿真结束如下图所示。 4. 打开Simulation report的菜单如下: BiaoJueQi项目完成第5点生成元件后,如果要调用该元件,则需要新建一个bdf文档才能调入。 BiaoJueQi项目完成第5点生成元件后,直接进入P37页,2.器件设置与管脚锁定。 管脚锁定后,如下图,放大波形后可将鼠标放在P、Q、Q之上观察锁定状态。 (2)锁定后需保存编译,原理图如下: 注意:闲置管脚引一定要置输入三态(As input tri-stated) ? Quartus_学号后4位文件夹中,再建一个hadd_学号后4位的文件夹(如hadd_8001)。 项目名,文件名均为hadd_学号后4位的文件夹(如hadd_8001)。 参照教材P35、P36 (4) 注意进行元件生成操作。 (5) End time及Grid Size 按BiaoJueQi项目设置。 (二)操作中的相关问题 1.波形仿真的结果如下图 注意:S,C表示什么?仿真结果是否正确。 2. 输入信号A、B可以用下方式,计数值方式设置。 A信号:Timing设置成200.0ns B信号:Timing设置成100.0ns 层次化设计:二位二进制数乘法器 (一)注意事项 (1)所建的项目及文件需存放在hadd_学号后4位的文件夹(如hadd_8001)。 (2)项目名,文件名均为mult2_学号后4位的文件夹(如mult2_8001)。 (3)操参照教材P36、P37 (4)End time设置为2uS及Grid Size 设置为100nS。 (二)操作中的相关问题 1. P37、图3.55 波形仿真中,a是如何设置的。 (1)调整a0, a1等的位置如图所示。 调整后: (2)选中a1、a0, (图中的各信号的位置未调整) (3)按鼠标右键进入Grouping进行Group设置。 (图中的各信号的位置未调整) (4)选中a进行计数值设置。 (5)修改a的值为无符号的10进制值。 2. b、m按a的方式设置。 3. 仿真结果,与书上有所不同: 4. 分析附件三,修改书上的原理图,再仿真,修改后的仿真结果是否与书上相同? 附件: 注意:闲置管脚引一定要置输入三态(As input tri-stated) ? 以前培训的时候就听老师提到FPGA设计中闲置的管脚一定要置输入三态(As input tri-stated)。而且印象深刻,算是牢记在心,只可惜没有活学活用,知道有危害,但是真真到开发设计的时候就是记不得了。真可谓应了那句“不见棺材不掉泪”,有些事总是需要自己亲身经历一回才会好好吸取教训。还好,我的问题是在只差一步就玩完的时候发现了。 ??? 事情发生的其实也很蹊跷,很让人摸不着头脑的。问题大体是这样的,本来那块控制板的样品已经交给客户测试了,基本没有什么大问题了,在我们自己搭的测试平台上运行很稳定的,反正是发现不了什么问题,不过我想这和测试环境不够复杂有关系吧(接口端的MCU除了进行数据传输基本不干别的活),后来板子被拿到另一块板子上一测试,那块板的蜂鸣器会莫名其妙的滴答滴答的响,不接控制器就不会响,一接上去工作就叫,让我很是郁闷。明明MCU和CPLD接口除了P0,P2和WR,RD外再没有别的,而蜂鸣器接的都不是这些口,在P1口上,那为什么这样毫不相干的管脚居然会有意想不到的关联呢? ??? 第一回我和以前接口时序上不太稳定但是用了以后蜂鸣器不叫的代码对比了一下,只是在WR信号的判断上动了下手脚,结果问题好像就解决了,其实那时

文档评论(0)

挺进公司 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档