电子技术程设计-定时器电路设计.docVIP

定时器电路设计 、秒脉冲发生电路设计 秒信号发生器采用555定时器，555 定时器是一种模拟和数字功能相结合的中规模集成器件。成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器555定时器包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 图1.1 VCC通过对R1、R2向电容充电。电容上得到电压按指数规律上升，当电容上的电压上身到2/3VCC时，输电压VO为零，电容放电。当电压下降到1/3VCC时，输出电平为高电平，电容放电结束。这样周而复始便形成了振荡。我们要的周期是1秒，频率是1赫兹。周期T可以由下面的公式可知：T＝R1.R2lnC 图2.1 3、计时电路设计 计时电路，采用74LS192.该芯片是同步10进制可逆计数器，具有双时钟输入，可置数可清零。 本次设计中我们将74LS192接成十进制和六十进制，考虑到我们要倒计时。所以我们将所有74LS192的UP端在计数时保持高电平，在秒计数的个位的74LS192：秒信号输入接到DOWM，秒计数的十位：将输入端 的B,C端接高电平（即输入端接成0110），秒十位的置数LD端和借位端BO连在一起构成6进制，再把秒个位的BO和秒十位的DOWN连在一起。当秒脉冲从秒位的DOWN端输入的时候秒计数的192开始从9减到0；这时，它的借位端BO会发出一个低电平到秒十位的输入端DOWN，秒十位的计数从6变到5，一直到变为0；当高低位全为零的时候，秒十位的BO发出一个低电平信号，DOWN为零时，置数端LD等于零，秒十位完成并行置数，下一个DOWN脉冲来到时，计数器进入下一个循环减计数工作中。 对于分计数来说，道理也是一样的；只是要求， 显示电路设计 显示电路采用了4片一位的共阴极七段数码管（如图3.3.2所示），来分别显示分钟计时的十位和个位，小时的十位和个位完成预置和显示功能。数码管的驱动电路采用的共阴极的七段译码器74LS48，它内部有上拉电阻，可以直接与共阴极的数码管相连接。 由于数码管只用显示0—9的数字，则LT、LBI、BI/RBO三个脚都接高电平，A B C D 四个输入端连接74LS192的输出，就能显示出预置的时间和定时的剩余时间。其连接电路图如图2.3.1所示： 此外根据要求秒要用一个发光二极管显示。我们从VCC接一个10K电阻再接发光二级管，再接到秒个位的74LS192的脉冲输入端DOWM，在DOWM为低时发光二级管就亮，从而使发光二极管随输入脉冲一闪一亮，显示秒的变化。如图4.2 图4.1 图4.2 预置时间电路设计 预设时间电路我们采用三控（6路）不自锁开关，经过试验电容按键消抖比不上SR触发器消抖，因此采用SR触发器按键消抖，提高精度。SR的S端接不自锁开关6端同时再接一个10K电阻到VCC，SR的R端接不自锁开关的同组非公共端4也是接10K电阻到VCC，SR的输出端，再经过一个与非门接到接74LS192的UP端，其他的也如此。在没有按下时,SR位10出0，按下时01出1，再经与非门所以会再UP端出现1——0。1——0，下降沿的变化，来预置时间。 下图5.1 考虑到计数器在正常工作时，禁止调时间并且保持74LS192的UP端保持为高电平，我们加入了按键自锁电路，即在SR输出端接到一个门电路的一个输入端，在暂停/启动开关的另一组三控开关的公共端2接到与门的另一个输入端上，如图1.1，暂停/启动开关的1接GND，2接VCC，即可，如图1.1在启动模式时与SR想连的门电路关闭，禁止调时间。 此外，在分的十位上，为了避免在预置时间时出现大于6以上的数，我们增加了清零电路。如图5.2 图5.1 图5.2 BCD码的B和C经与门再经或门连接到分十位的74LS192的CLK上，在BCD从0加到6时，CR端产生高电平进行清零 报警电路 报警电路我们将用与门接成SR触发器，将小时十位的74LS192的借位端BO接R端，S端接来自启动/ 停止自锁开关的公共端6，构成SR的与门U7的8管脚连接到暂停启动电路中德与门U19的2端（产生停止信号），反向器4输出俩接