EDA与数字系统设计报告书.docxVIP

EDA与数字系统设计报告书设计题目： 多功能数字时钟学 号： 2014211***姓 名： 张 * 专业班级： 电气14—3班指导老师： 刘 春目录一、实验一 Quartus Ⅱ 使用练习，与非门二、实验二 用与门实现3-8译码器三、实验三 用74160实现十进制加法计数器四、实验四 六十进制加法计数器五、实验五 设计一个电路，使八个数码管依次显示0、1、2……9六、实验六 设计一个电路，使两个数码管显示0112的十二进制计 数，两个数码管显示0059的六十进制计数。七、综合设计试验 多功能数字时钟 1.设计要求 2.设计原理 3.设计过程 1）总体电路图 2）各部分电路图及功能说明 a.扫描显示电路 b.时钟工作电路 c.整点报时电路 d.手动校时电路 e.定点闹钟电路 八、结论实验一实验项目Quartus Ⅱ 使用练习，与非门实验目的学会使用Quartus Ⅱ三、实验步骤四、仿真结果实验二实验项目用与门实现3-8译码器实验目的了解3-8译码器的原理，用与门来实现3-8译码器，进一步学习使用Quartus Ⅱ三、实验步骤四、仿真结果实验三一、实验项目用74160实现十进制加法计数器二、实验目的了解74160的工作原理，利用74160实现十进制计数器。三、实验步骤四、仿真结果实验四一、实验项目六十进制加法计数器二、实验目的了解74160，74161的工作原理，学会用74160、74161和与非门实现60进制计数器的方法。三、实验步骤四、仿真结果实验五一、实验项目设计一个电路，使八个数码管依次显示0、1、2……9二、实验目的了解数码管的扫描显示原理，学会使用74160、74161、74138、7448来设计显示电路。三、实验步骤四、仿真结果实验六一、实验项目设计一个电路，使两个数码管显示01(12的十二进制计数，两个数码管显示00(59的六十进制计数。二、实验目的进一步了解多位数码管的扫描显示原理，自己设计12进制和60进制。了解Verilog HDL设计8选1数字选择器的方法。三、实验步骤四、仿真结果综合设计实验设计题目 多功能数字时钟二、设计要求设计一个能进行时、分、秒计时的12h制或24h制的数字时钟，并具有定时与闹钟的功能，能在设定的时间发出闹铃声，能够非常方便的对时、分、秒进行手动调节，以校准时间，每逢整点，产生报时音报时。系统框图如图1-1所示。图1-1 数字钟系统框图设计原理此设计问题可分为主控电路、计数器模块和扫描显示三大部分，其中计数器部分的设计是已经非常熟悉的问题，只要掌握六十进制、十二进制的计数规律，用同步计数或异步计数都可以实现，扫描显示模块在第一章中也已经介绍，所以主控电路中各种特殊功能的实现是这个设计问题的关键。? 用两个电平信号A、B进行模式选择，其中，AB=00为模式0，系统为计时状态；AB=01?为模式1，系统为手动校时状态；AB=10为模式2，系统为闹钟设置状态。? 设置一个turn信号，当turn=0时，表示在手动校对时，选择调整分钟部分；当turn=1时，表示在手动校对时，选择调整小时部分。? 设置一个change信号，在手动校时或闹钟设置模式下，每按一次，计数器加?1。设置一个reset信号，当reset=0时，整个系统复位；当reset=1时，系统进行计时或其它特殊功能操作。? 设置一个关闭闹铃信号reset1，当reset1=0时，关闭闹铃信号；reset1=1时，可对闹铃进行设置。? 设置状态显示信号（发光管）：LD_alert?指示是否设置了闹铃功能；LD_h指示当前调整的是小时信号；LD_m指示当前调整的是分钟信号。? 当闹铃功能设置后（LD_alert=1），系统应启动一比较电路，当计时与预设闹铃时间相?等时，启动闹铃声，直到关闭闹铃信号有效。? 整点报时由分和秒计时同时为0（或60）启动，与闹铃声共用一个扬声器驱动信号out。系统计时时钟为clk=1Hz，选择另一时钟clk_1k=1024Hz?作为产生闹铃声、报时音的时钟信号。主控电路状态表如表1-1所列。硬件系统示意图如图1-2所示。表1-1 数字钟主控电路状态表图1-2 数字钟硬件系统示意图设计过程1、总体电路图2、各部分电路图及功能说明1）扫描显示电路功能说明： Mux8_1模块是用作选择数据的，上一层的时钟电路中的数据由六条总线输入，再从q0—q3输出到7448，译码后完成7段码显示。另一部分由74160和74138组成，用来控制显示器的轮流开关的。clks11是输入扫描的频率，当扫描的频率大于200Hz时，超出了人眼睛的识别惯性范围，即可以在显示器上显示出稳定的数字。2）时钟工作电路a.封装后的芯片b.六十进制计数器内部电路c.十二进制计数器内部电路功能说明：时钟模块由两个六十进制计数器