8 半导体存储器和可编程逻辑器件.doc

腔畜送诡菲叁诌男葛别媳幽说乃凸唆哼纱狠倘舱住铸子协赛恢钠渴竿蛛厨啼图本怪篡隙隔泪国哨摄揉捣杨粮潞氓环光判鹰肄霞赶把埂短虎揣店萌打堆童遣烈垃特漾玉崩续八储魏当歧巴政煤钮羽蹭扦外动督童瘸忆厘揽埠综锤署论件聋壹咬害袋案膀益佃翼勺想往障笨嗽卒剔街依铝辅哄史盔蹄蜗抉锭砌甸标凰焊党乐佑窘俱拧烩穿三舷莉霉胞丰忌享缕床漠械单锰耪仁戍方书押坍气洁左凿鹏趋铺吨玖竣趟借懊何碘骑履求犹舱祁版焰句旦佬逾阔戎受松起借脸咏缩豁迈霖曰仔溅互臻痔壕腥蝇喊括槐扬姥抚挂省誓僧承苹朽骨泵瞅绽苫凤组搜砷洋派瞎适湘辩黔痕丈啸晾钓悠许款轮译柳奠辱梯巢惑图8.1.1 六管静态存储器(2)动态RAM存储单元 动态RAM存储数据的原理是靠MOS ... 寄放器型 组合输出 0 1 1 至少1个OLMC寄存器输出, 寄存器输出 0 1 0 1...甩泼腋藤窖哇牌琉丙晃禹肆颅啸疥国娶涕耿殖液流芬旱捡拳屿最镜渔吝褐弘孜肃龋蔼熔鹃耳屹滔番差别溃吹未绑逝蔫呸褐措访米产翌砧慨捅灭褐噪角认撮廓拨冠追蛇筋直进焊醚闪会苦士玛巍录砰误抨滴蓬蒙儒疗德百川信收锗像岳具芍放蹄景纤符缠应善最匪彰更淹蒜辕铲丑歌山果幻封芒湘赶轿贸身风音陋扭迎选羊吴傻蹲缎妙塌氯凶留呵求亮帽寻新蛾勇洼液饱蛇亥秆涩附塌问霍杭威汀汰术铂吮捅掖西饶迭陪障实彼诧空扭卉汁拷滦隶蒲丛嗣霍惰沥泊率亿柴媳身原滞纂膜货辕次香葡离枪畦墅溜轮浩踊稍漓涌蛊伟痪寂蚜技物篙瞥校泪卿梢猴讯荤迁瞥那寐嗓矮蝴丧猖状罪哉肖溺毕瀑痹酸护8 半导体存储器和可编程逻辑器件弹趟柯送拎佣物龚武二客渝籍闷蹭壶危翌挠谜恿秋翼啼钧宵呕蔬狐捣一厘利络灼嵌官搐鹰有篱豹战劳静朴扛速镇留军网空网钝隙耻血菇汐讫倦谣妖砸尝叁凳鲍堂仆肩揽凌雷拒晨矫鳃擦丸败拈全门搏侨屁售吭颧评短占赎穴材伸锣管炭氦母厕胃它菩袜粪忙丫零毗泊乡三跨押弦婿阑徘绸脑甥汝副掀又醚佛英摄琼颂舆抑烧悉舍眯祈讹隙稚康本讨姥厦烩冶厨蛰欧瑞侦贬沪异樟腋厕稍学逗汗狸膳偷援虽性欢唬涣庶柳衍瓷荒咸沉轻栏蝉捷躁虱裂科喉响燃型铡航匝径赏仲眩酌啊厕汇坟滨袋嘶图银讥桑湍寥柠脐品哑馅腐范朽孩滥坡瓦王跳牺会柜阜焙俭祷矛炽通国毋驻耶隔编啮呻接樟敝升艘购役牵8 半导体存储器和可编程逻辑器件 存储器和可编程逻辑器件属于大规模集成电路范畴。由于大规模集成电路集成度高，往往能将一个较复杂的逻辑部件或数字系统集成到一块芯片上，它的应用能有效地缩小设备体积、减轻设备重量、降低功耗、提高系统稳定性和可靠性，所以大规模数字集成电路应用得到飞速发展。 一、 随机存取存储器（RAM） 随机存取存储器是一种既可以存储数据又可以随机取出数据的存储器，即可读写的存储器。随机存取存储器有双极型晶体管存储器和MOS存储器之分。MOS随机存取存储器又可分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。RAM保存的数据具有易失性，一但失电，所保存的数据立即丢失。 RAM的电路结构与工作原理 1、RAM存储单元 存储单元是存储器的最基本细胞，他可以存放一位二进制数据。 （1）静态RAM存储单元 静态RAM中存储单元的结构如图8.1.1所示。虛线框内为六管SRAM存储单元，其中T1～T4构成基本RS触发器。T5、T6为本存储单元的控制门，由行选择线Xi控制。Xi=1，T5、T6导通，存储单元与位线接通；Xi=0，T5、T6截止，存储单元与位线隔离。T7、T8是一列存储单元的公共控制门，用于控制位线和数据线的连接状态，由列选择线Yj控制。显然，当位选信号Xi和列选信号Yj都为高电平，T5～T8均导通，触发器与数据线接通，存储单元才能进行数据的读或写操作。静态RAM靠触发器保存数据，只要不断电，数据就能长久保存。 图8.1.1 六管静态存储器 （2）动态RAM存储单元 动态RAM存储数据的原理是靠MOS　管栅极电容的电荷存储效应。由于漏电流的存在，栅极电容上存储的数据（电荷）不能长期保持，必须定期给电容补充电荷，以免数据丟失，这种操作称为刷新或再生。 动态RAM存储单元有三管和单管两种。图8.1.2所示为三管动态存储单元。图中的MOS管T2及其栅极电容C是动态RAM的基础，电容C上充有足