微机原理及应用 13 外部扩展1 2015.ppt

几种常用的数字IC (6) 3-8译码器 74HC138功能框图 注: 74HC138的真值表见教材p.202表6-5 内容 回顾几种常用的数字IC D型锁存器和触发器, 三态缓冲门和总线收发器 2-4译码器和3-8译码器 MCS-51单片机的“三总线”构成和时序 取指令时序, 读数据时序和写数据时序 并行接口扩展外部资源的基本方法 各种常用的ROM器件 MCS-51单片机的程序存储器扩展 MCS-51单片机的三总线构成 众所周知的计算机模型是利用双向三态的数据总线, 地址总线和控制总线将CPU, Memory和I/O三类部件连接而成 MCS-51单片机工作在扩展模式时, 其三总线为 数据总线(P0端口): 8位宽度 地址总线(P0和P2端口): 16位宽度 控制总线: WR, RD, ALE, PSEN, EA 利用此三总线, 可以为MCS-51单片机扩展各种存储器和I/O类功能部件 MCS-51单片机三总线构成的图示 MCS-51单片机三总线的工作时序 内容 回顾几种常用的数字IC D型锁存器和触发器, 三态缓冲门和总线收发器 2-4译码器和3-8译码器 MCS-51单片机的“三总线”构成和时序 取指令时序, 读数据时序和写数据时序 并行接口扩展外部资源的基本方法 各种常用的ROM器件 MCS-51单片机的程序存储器扩展 并行接口扩展外部资源的基本方法 利用并行接口可扩展的外部资源包括 程序存储器 数据存储器和I/O MCS-51单片机的并行扩展资源的地址分配仍遵循 “唯一访问原则”, 且数据存储器和I/O统一编址 8051 74HC373 地址译码电路 存储器1 存储器2 I/O1 I/O2 P0 P2 P3,.. AB0~AB7 AB8~AB15 DB0~DB7 WR, RD, PSEN ALE 并行接口扩展的原则和依据 唯一地址分配原则 (计算机系统的唯一访问原则) 输出有锁存结构 (必须使用触发器) 输入有三态缓冲 (必须使用三态结构的电路) 时序要匹配 (所有接口器件与三总线时序相匹配) 电平电压要兼容 (接口器件兼容三总线电平电压系统) 满足负载能力 (总线扇出数必须大于接口器件个数) 输出有锁存, 输入有缓冲, 时序要匹配, 电平要兼容, 负载有能力 线选法 * * 全译码选片法 * * 各种常用的ROM器件 并行接口的ROM器件可以作为MCS-51单片机的外部扩展的程序存储器 按工艺, 常用的ROM器件包括 掩膜ROM (MROM) 一次性可编程ROM (OTPROM) 电气可编程ROM (EPROM, 27xxx) 电气可擦写可编程ROM (EEPROM or E2PROM, 28xxx) 快闪可擦写可编程ROM (FlashROM, 29xxx) 相同存储容量的这些器件的引脚和时序相互兼容 ROM器件的引脚和逻辑符号 各种容量EPROM(27系列)的引脚见教材p.206图6-9 EPROM和OTPROM的逻辑符号 ROM器件的读操作时序 (1) See: “Microchip Tech. Inc., 27C64 datasheet, Sep. 1996.” ROM器件的读操作时序 (2) See: “Microchip Tech. Inc., 27C64 datasheet, Sep. 1996.” 程序存储器扩展示例 (8031最小系统) 8031 注意EA引脚该如何接? 程序存储器的“取指操作时序” 总结 几种常用的数字IC MCS-51单片机的三总线构成和时序 并行接口扩展外部资源的基本方法 各种ROM器件的特点, 引脚, 时序 MCS-51单片机外部程序存储器的扩展方法 问题和讨论 * 8031最小系统中的地址锁存器(74HC373)可以使用触发器(边沿触发)代替吗? 为什么? 假设把8031最小系统的CPU换为片内带有8K字节ROM的8052, 电路应如何修改? 程序存储器的地址如何分配? 下课 * * 锁存器，Latch，是数字电路中的一产品种具有记忆功能的逻辑元件。锁存，就是把信号暂存以维持某种电平状态，在数字电路中则可以记录二进制数字信号“0”和“1”。 只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。通常只有0和1两个值。 LE：锁存允许信号 74HC373是八路D 型锁存器，每个锁存器具有独立的D 型输入，以及适用于面向总线的应用的三态输出。所有锁存器共用一个锁存使能（LE）端和一个输出使能（OE）端。 74HC373包含八个具有三态输出的D 型透明锁存器。当LE为高时，数据从Dn输入到锁存器，在此条件下，锁存器进入透明模式，也就是说，锁存器的输出状态将会随着对应的D输入每次的变化而改变。当LE为低时，锁存器将保持最后一次的锁存状态，直到LE再次