第8章_接口1_16.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第8章_接口1_16

* * 1. 初始化编程 8253在工作之前,通过软件首先写入各个计数器的方式控制字,然后按控制字中RL1、RL0的规定写入计数初值。 即:写入控制字→写入计数值 8位 16位——先低8位 后高8位 * * 2、读取计数值 读取16位计数值需分两次。 如果计数在进行中,应该将当前计数值先行锁存,然后读取: (a)向8253写入锁存命令(控制字端口) (b)读取锁存的计数值(计数器端口) * * 【例】 对计数器0初始化,方式1,二进制计数,计数初值5080H。设端口地址为2A0H~2A3H。 ① 确定控制字: 32H ② 计数值低8位80H,高8位为50H。 ③ 读取计数器0的计数值,并存入寄存器AX。 * * 初始化程序 MOV DX, 2A3H ;控制端口 MOV AL, 32H ;控制字 OUT DX, AL MOV DX, 2A0H ;计数器0端口地址 MOV AL, 80H OUT DX, AL ;先写低8位计数值 MOV AL, 50H OUT DX, AL ;再写高8位计数值 * * 读取计数器0的16位计数值,采用锁存方式 MOV AL, 00H MOV DX, 2A3H ;命令控制字送控制端口 OUT DX, AL MOV DX, 2A0H ;读取计数器0低8位数据 IN AL, DX XCHG AL, AH ;暂存 IN AL, DX ;读取计数器0高8位数据 XCHG AL, AH ;AX中为计数器0的16位计数值 【例】将8253定时器1设置为方式2(分频器),定时器2设置为方式3(方波发生器)。 要求定时器1的输出脉冲作为定时器2的时钟输入,CLK1连接总线时钟1MHz。定时器1输出OUT1的信号频率为1000Hz,定时器2输出OUT2的信号频率为20Hz。问: (1)该8253芯片有几个端口地址? (2)各个端口地址分别是多少? (3)编写初始化程序。 (4)读取当前计数器1的计数值,并存入BX中。 * * * * * * 第八章 微机接口技术 * * 第八章 微机接口技术 8.1 概述 8.2 可编程定时/计数器 8.3 可编程并行接口 8.4 串行通讯和串行接口 8.5 模拟通道接口 * * 8.1 概述 外设与CPU交换信息,需通过I/O接口电路中转。 随着大规模(超大规模)集成电路工艺技术的发展,各种专用或通用接口芯片应运而生。 * * 8.1 概述 接口芯片的作用 在CPU与外设之间,二者交换信息的中介。 常用的接口芯片 并行、串行、A/D和D/A、定时/计数器、锁存/缓冲器等。 * * 8.2 可编程定时/计数器 什么是定时、计数? 定时:一般由数字电路中的计数电路构成,通过记录高精度晶振脉冲信号的个数,输出准确的时间间隔。本质上,定时也是计数。 计数:如果记录外设提供的具有一定随机性的脉冲信号时,它主要反映脉冲的个数(进而获知外设的某种状态)。 8.2.1 概述 实现定时/计数的方法: ① 软件定时(延时),因单条指令时间确定。 缺点:占用CPU,降低CPU的利用率。 适用:延时时间短,个人计算机上。 不适用:多作业环境的实时系统中。 * * ②不可编程的硬件定时——中小规模电路器件。缺点:定时时间不能灵活改变。 ③ 可编程定时器电路——软、硬件相结合。用可编程定时器芯片构成一个方便灵活的定时电路,定时值和定时范围可由软件改变。 * * * * 8.2.2 可编程定时器/计数器8253 8253是Intel系列,计数脉冲频率0~2.6MHz 具有24个引脚,双列直插式封装 单电源+5V 输入输出均为TTL电平兼容 3个独立的16位计数器通道 每个计数器有6种工作方式 按二进制或十进制(BCD码)计数 * * 一、内部结构及外引脚 D7~D0 计数器0 控制字 寄存器 计数器1 计数器2 内 部 数 据 总 线 数据总线 缓冲器 读写控制 逻辑 RD WR A 0 A 1 CS CLK 0 GATE 0 OUT 0 CLK 1 GATE 1 OUT 1 CLK 2 GATE 2 OUT 2 * * 计数器结构示意图 预置寄存器 GATE CLK OUT 减1计数器 输出锁存器 计数初值存于预置寄存器; 在计数过程中, 减法计数器的值不断递减, 而预置寄存器中的预置不变。 输出锁存

文档评论(0)

文档精品 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:6203200221000001

1亿VIP精品文档

相关文档