c51单片机电子时钟报告.doc

电子时钟实验报告 一， 实验目的 1. 学习8051定时器时间计时处理、按键扫描及LED数码管显示的设计方法。 2. 设计任务及要求 利用实验平台上4个LED数码管， 设计带有闹铃功能的数字时钟 二，实验要求 1、准确计时，以数字形式显示时、分、秒的时间。2、小时以24小时计时形式，分秒计时为60进位。 STC89C51单片机管脚结构图 VCC：GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程 序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作 输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻 拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存 储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器 的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口，如下表所示： 口管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器 时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。 EA/VPP：当/EA保持低电平时，则在此期间外部程序存储（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时， /EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。 2. 分块设计 模块电路主要分为：输入部分、输出部分、复位和晶振电路。 2.1 输入部分 输入信号主要是各种模式选择和调整信号，由按键开关提供。 以下为输入部分样例： 在本实验中主要用用P3口输入按键信号，还用到了特殊的P0口。对于P0口，由于其存在高阻状态，为了实现开关功能，给其添加上拉电阻，具体如下图所示： 2.2 输出部分 本电路的输出信号为7段数码管的位选和段选信号，闹铃脉冲信号，提示灯信号。 本实验的数码管是共阴的，为了防止段选信号不能驱动数码管，故在P1口连接上拉电阻后，再送段选信号，以提高驱动，位选信号直接从P2口接入，如下图： 闹铃由P2.6端输出，模块如下： 2.3 晶振与复位电路 本实验单片机时钟用内部时钟，模块如下： 复位电路为手动复位构成，模块如下： 各模块拼接组合，电路总体设计图如下： B.程序设计 B.1 程序主要模块 B.1.1 延时模块 数码管显示动态扫描时，用到延时程序