中学课件数字电子技术实验指导书(答案).pptVIP

燕山大学电子实验中心 Maxplus2使用整体流程 原理图设计（或VHDL） 编译 波形仿真 器件选择 编译 管脚分配 编译 下载 燕山大学电子实验中心 燕山大学电子实验中心 G 是选通使能端，S1、S0分别是选择端，D是一路输入数据，Y0、Y1、Y2、Y3分别是选择的输出。 输入 输出 G S1 S0 D Y0 Y1 Y2 Y3 1 Φ Φ Φ 1 1 1 1 0 0 0 D D 1 1 1 0 0 1 D 1 D 1 1 0 1 0 D 1 1 D 1 0 1 1 D 1 1 1 D 1:4数据分配器功能表 燕山大学电子实验中心 7.设计并实现2位二进制数字比较器 功能描述：比较A1A0和B1B0两个2位二进制数： En使能端，En=1有效。 当A1A0＝B1B0时，电路输出端E=1，其它情况时E=0； 当A1A0＞B1B0时，电路输出端L=1, 其它情况时L=0； 当A1A0＜B1B0时，电路输出端S=1, 其它情况时S=0； 对设计的电路进行波形仿真,记录结果。 燕山大学电子实验中心 实验三 时序电路设计 燕山大学电子实验中心 （一）触发器实验 实验目的 1．掌握RS触发器、D触发器、JK触发器的工作原理。 2．学会正确使用RS触发器、D触发器、JK触发器。 燕山大学电子实验中心 实验内容 1. 用 74LS00构成一个 RS 触发器。给出R、S波形序列，进行波形仿真，说明RS触发器的功能。 2. D触发器DFF （或双D触发器74LS74中一个D触发器）功能测试。 D触发器的输入端口CLR是复位或清零，PRN是（置位）；给定D（数据）、CLK（时钟）波形序列，进行波形仿真，记录输入与输出Q波形。说明D触发器是电平触发还是上升沿触发，分析原因。 3. JK触发器JKFF（或双JK触发器74LS73、74LS76中一个JK触发器）功能测试与分析。 JK触发器输入端口CLR是复位端，PRN是置位端，CLKS是时钟。给出CK，J，K的波形，仿真JK触发器的功能，说明JK触发器的CLK何时有效。 D触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发 燕山大学电子实验中心 （二）简单时序电路设计实验 实验目的 学习利用EDA工具设计简单时序电路。 掌握简单时序电路的分析、设计、波形仿真、器件编程及测试方法 燕山大学电子实验中心 实验内容 1.用D触发器DFF（或74LS74）构成的4位二进制计数器（分频器） (1) 输入所设计的4位二进制计数器电路并编译。 (2) 建立波形文件，对所设计电路进行波形仿真。并记录Q0、Q1、Q2、Q3的状态。 (3) 对所设计电路进行器件编程。将CLK引脚连接到实验系统的单脉冲输出插孔，4位二进制计数器输出端Q0、Q1、Q2、Q3连接到LED显示灯，CLR、PRN端分别连接到实验系统两个开关的输出插孔。 (4)由时钟CLK输入单脉冲，记录输入的脉冲数，同时观测 Q0、Q1、Q2、Q3对应LED显示灯的变化情况。 燕山大学电子实验中心 2．异步计数器 异步计数器是指输入时钟信号只作用于计数单元中的最低位触发器，各触发器之间相互串行，由低一位触发器的输出逐个向高一位触发器传递，进位信号而使得触发器逐级翻转，所以前级状态的变化是下级变化的条件，只有低位触发器翻转后才能产生进位信号使高位触发器翻转。 燕山大学电子实验中心 1）计数器单元电路仿真 a)用74LS93构成一个2位十六进制计数器，并进行波形仿真，74LS93图示如下。 燕山大学电子实验中心 b)用74LS90构成一个2位BCD码计数器，并进行波形仿真。 74LS90图示如下 燕山大学电子实验中心 2）设计异步十进制计数器 a) 用JK触发器JKFF（或双JK触发器74LS73、7476）构成1位十进制计数器（或BCD计数器） 燕山大学电子实验中心 JK触发器 b) 对所设计的计数器，建立相应波形文件，进行波形仿真。并记录计数值Q0、Q1、Q2、Q3的状态。 c)对设计的计数器进行器件编程、连线，由时钟端 CLK输入单脉冲，测试并记录 Q0、Q1、Q2、Q3的状态变化，验证设计电路的正确性。 燕山大学电子实验中心 3.移位寄存器 移位寄存器一种能寄存二进制代码，并能在时钟控制下对代码进行右移或左移的同步时序电路。计算机执行四则运算和逻辑移位等指令少不了移位寄存器，此外，移位寄存器还可用于计算机的串行传输口的串并行信息转换电路。 燕山大学电子实验中心 1)集成移位寄存器波形仿真 74LS95是4位并/串输入，并行输出，双向移位的移位寄存器。 燕山大学电子实验中