实验三、基本门电路及触发器 电子版实验报告.doc

实验三：基本门电路及触发器实验 实验台号：：专业班级：姓 名：学 号：实验目的 1．了解TTL门电路的原理、性能和使用方法；验证基本门电路逻辑功能。 2．验证D触发器；J-K触发器的逻辑功能。 二、实验内容 （一）验证以下门电路的逻辑关系 1. 与非门（00）：F=AB 2. 异或门（86）： 3. 加器： （二）验证以下触发器逻辑关系 1．D触发器置位端、复位端的功能测试 2．J-K触发器置位端、复位端的功能测试 3．D、J-K触发器功能测试 图3-1 JK触发器(74LS112)和D触发器(74LS74) 三、实验原理图 图3-2与门电路 图3-3异或门电路 图3-4 全加器电路 四、 直接在实验原理图上标记芯片的引脚。写出实验结果。（1）与门异或门实验结果表（用数字万用表测量、的。）异或门（）加器实验结果表（4）D触发器的功能测试 输出原态 输出次态 D Qn Qn+1 0 1 * * 1 0 * * 1 1 0 0 1 1 1 0 1 1 0 1 1 1 1 1 （）J-K触发器的功能测试 输出次态 J K Qn Qn+1 0 1 * * * 1 0 * * * 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 五、思考题 1．实验用的与非门和或门中不用的输入端如何处理? 2．如果与非门的一个输入端接时钟，其余输入端应是什么状态时才允许脉冲通过? 3．J-K触发器Qn=0时，如果时钟脉冲CP到来后，触发器处于“1”态，J-K两端应预先分别是什么状态？ 4．J-K触发器与D触发器的触发边沿有何不同? J-K触发器是下降沿触发：当P=1时，从触发器被封锁，输出保持原有状态不变，主触发器接收 3