书籍《数字电子技术基础》第五版 阎石 时序逻辑电路2.pptVIP

第6章 时序逻辑电路 6.3 若干常用时序逻辑电路 6.3.1 寄存器 6.3.2 计数器 计数器（Counter）： 累计输入脉冲的个数 也可以用作定时、分频等 分类： 按计数脉冲引入的方式： 同步计数器、异步计数器 按计数进位制分类： 二进制（N=2n进制，N代表进制数，也称模值为N的计数器，n代表触发器个数） 非二进制 按计数值增减趋势分 加法计数器、减法计数器、可逆计数器 一、同步计数器 1. 同步二进制加法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转 三、 任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器。 1. N M 原理：计数循环过程中设法跳过N－M个状态。 具体方法： 置零法：适合于有置零端的计数器 置数法：适合于有预置数功能的计数器 例：将十进制的74160接成六进制计数器 例：将十进制的74160接成六进制计数器 置数法 (a)置入0000 (b)置入1001 2. N M ①M=N1×N2 先用前面的方法分别接成N1和N2两个计数器。 N1和N2间的连接有两种方式： a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET） b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态 例：用两片74160接成一百进制计数器 ②M不可分解 采用整体置零和整体置数法： 先用两片接成 M’ M 的计数器 然后再采用置零或置数的方法 例：用74160接成二十九进制 总结（1） 时序逻辑电路的分析 驱动方程 状态方程 输出方程 状态转换表 状态转换图 时序图 得出逻辑功能 总结（2） 时序逻辑电路的设计 逻辑抽象，状态转换图、状态转换表 状态化简 状态分配 选定触发器类型，求状态方程、驱动方程和输出方程 画逻辑图 检查自启动 总结（3） 若干常用时序逻辑电路 寄存器 数码寄存器（74HC175） 移位寄存器（双向移位寄存器74LS194A），可进行数值运算，串/并转换 计数器：计数、分频等功能 74161，同步四位二进制加法计数器，异步置零、同步置数 74LS191，同步四位二进制可逆计数器，异步置数 74LS160，同步十进制加法计数器，异步置零、同步置数 74LS290，异步二-五-十进制计数器 任意进制计数器的构成 例：用两片74160接成一百进制计数器 并行进位法 串行进位法 整体置零 （异步） 整体置数 （同步） * 6.1 概述6.2 时序逻辑电路的分析方法6.3 若干常用时序逻辑电路6.4 时序逻辑电路的设计方法 可寄存一组二进制数码的逻辑部件，叫寄存器。 是由触发器构成的，一个触发器可以存1位二进制代码，故N位二进制代码需要N个触发器。 根据有无移位功能，寄存器常分为： 数码寄存器 移位寄存器 一 、数码寄存器 R?D为清零端 此寄存器为并行输入/并行输出方式。在CLK↑时，将D0 ～ D3数据存入，而且有异步置零（清零）功能。 74HC175为由边沿触发器构成的4位寄存器。 其中： D0 ~ D3为并行数据输入端； CLK为寄存脉冲输入端 移位寄存器不仅具有数码存储功能，还具有移位的功能，即在移位脉冲的作用下，依次左移或右移。 故移位寄存器除了寄存代码外，还可以实现数据的串/并转换、数值运算（二进制乘/除运算）以及数据处理等。 二 、移位寄存器 1.由D触发器构成的4位移位寄存器（存储+移位）： 其中D1为串行输入端， D0为串行输出端，Q3～ Q0为并行输出端，CLK为移位脉冲输入端 驱动方程 D触发器的特性方程：Q*=D 状态方程： 状态方程： 输入数据D1=1011 2. 双向移位寄存器74LS194A： 并行输入 1 1 1 左移 0 1 1 右移 1 0 1 保持 0 0 1 置零 X X 0 工作状态 S0 S1 R’D 原理：根据二进制加法运算规则可知，在多位二进制数末位加1，若第i位以下皆为1时，则第i 位应改变状态（由0变1或由1变0），否则第i位不变。而最低位的状态在每次加1时都要改变。 由此得出规律，若用T 触发器（T=1翻转，T=0保持）构成计数器，则第i位触发器输入端Ti 的逻辑式应为： 4位同步二进制加法计数器的驱动方程： 时序图： 逻辑功能: (1)由于每输入16个CLK 脉冲，触发器的状态循环一次，并在输出端C产生一进位信号，故为16进制计数器。 将计数器中能计到的最大数称为计数器的容量，为2n－1. (2) 计数器有分频功能，也把它叫做分频器。若CLK脉冲的频率为 f0