位位微处理器演示文件修改版.ppt

第二章　16位和32位微处理器 2.1 16位微处理器8086 2.1.1 8086的编程结构 2.1.2 8086的引脚信号和工作模式 2.1.3 8086的操作和时序 2.1.4 8086的存储器编址和I/O编址 2.2 32位微处理器Pentium的先进技术 2.4 Pentium的工作方式 2.5 Pentium的原理结构 2.6 Pentium的寄存器 2.7 Pentium的主要信号 2.1.1 8086的编程结构 编程结构:从程序员和使用角度来看到的结构. 在编程结构图中,从功能上8086分为两部分： 总线接口部分(bus interface unit ,BIU)， 执行部分(execution unit ,EU)。 1.总线接口部件的功能 功能:负责与存储器、I/O端口传送数据。 ①BIU要从内存取指令到指令队列； ②BIU要配合EU从内存单元或外设端口取数据送给EU；或把EU的操作结果传送给内存单元或外调端口。 2总线接口部件的组成 ①4个段地址寄存器（CS、DS、ES、SS） ②16位指令指针寄存器IP ③20位地址加法器 ④6字节的指令队列缓冲器 3关于BIU的两点说明 ①8086的6字节指令队列是实现EU和BIU的并行工作的基础，取指令和执行指令的并行工作，提高了CPU的工作效率。 ②20位地址加法器，是根据16位寄存器提供的信息计算出20位的物理地址。 4执行部件的功能 功能：负责指令的执行。 指令究竟是如何执行的，在《计算机组成原理》课程中已作了深入讨论。 5执行部件的组成 ① 4个通用寄存器（AX、BX、CX、DX） ②4个专用寄存器（BP、SP、SI、DI） ③标志寄存器 ④算术逻辑部件ALU（arithmetic logic unit) 6关于EU的几点说明： ① 4个通用寄存器可作16位或8位使用。 ②AX寄存器又称累加器。 ③算术逻辑部件主要是加法器。 ④标志寄存器各位定义如下： （其中7位未用） 2.1.2 8086引脚信号和工作模式 1.最小模式和最大模式的概念 最小模式：就是在系统中只有一个8086或8088一个微处理器。所有的总线控制信号都直接由8086或8088产生。 最大模式：总是包含两个或多个微处理器，其中一个主处理器是8086或8088，其他的处理器称协处理器。 数值运算协处理器8087 输入输出协处理器8089 协处理器的加入将会提高系统的工作效率。 8086工作的模式完全由硬件决定。 2.8086/8088引脚信号与功能 下图是8086和8088的引脚信号图，其中括号中为最大模式下的引脚名。 ①第1、20脚为地，第40脚为电源（+5V）。 ②第2～16脚，第39脚，地址/数据利用引脚（分时使用）。 ③第35到38脚，地址/状态复用引脚。T1状态为地址信息，T2至T4状态为状态信息（P15）。 ④第34引脚，高8位数据总线允许/状态复用引脚。T1状态，第34引脚上的信号为0，表示高8位数据线上的数据有效。 这个引脚和A0合起来告诉在总线上的存储器和接口，当前的数据在总线上将以何种格式出现。见P15（表2.2) 表2.2所示的操作与8086特殊的存储体结构密切相关: 见下图: 8086用两个存储体来组织1M存储空间 图中所示:奇地址和偶地址存储体各512KB, 其选通信号分别为第34引脚和A0引脚. 偶地址存储体只与低8 位数据线相连;奇存储体只与高8位数据总线相连,这种存储体结构就决定了表2.2所述操作. 如果一个字在存储器中是“非对准”存放,则必须用2个总线周期读写一个字. ⑤NMI（non-maskable interrupt) 非屏蔽中断输入引脚，这类中断不受中断允许标志IF的影响，当NMI端进入一个正沿触发信号时，CPU就会在结束当前指令后，执行对应于中断类型号为2的非屏蔽中断处理程序。 ⑥INTR可屏蔽中断请求信号输入 当IF的标志为1，且又接受到INTR信号，则CPU就会在结束当前指令后，响应中断请求，执行一个中断处理程序。 ⑦读信号输出 此信号指出要执行一个对内存或I/O端口的读操作。 ⑧CLK时钟输入 时钟信号为CPU和总线控制逻辑电路提供定时手段。 ⑨RESET复位信号输入 高电平有效，复位信号来到后，CPU结束当前操作，并对处理器标志寄存器、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。 （11）READY“准备好”信号输入 内存或I/O设备发来的响应信号，表示已准备就绪，可进行一次数据传输。 CPU在每个总线周期的T3状态，检测READY信号，若为低电平，则在T3后插入一TW