太原理工大学eda课程设计交通灯控制器.docVIP

本科实验报告 课程名称： CPLD/FPGA应用设计 课设题目： 交通灯控制器 交通灯控制器 一、设计要求 设计一个由一条主干道和一条支干道的十字路口的交通灯控制器，具体要求如下： (1) 主、支干道各设有一个绿、黄、红指示灯，两个显示数码管。 (2) 主干道处于常允许通行状态，而支干道有车来才允许通行。当主干道允许通行亮绿灯时，支干道亮红灯。而支干道允许通行亮绿灯时，主干道亮红灯。 (3) 当主、支道均有车时，两者交替允许通行，主干道每次放行45 s，支干道每次放行25 s，由亮绿灯变成亮红灯转换时，先亮5 s的黄灯作为过渡，并进行减计时显示。 二、设计方案 1基本原理 (1) 设置支干道有车开关SB。 (2) 系统中要求有45秒、25秒和5秒三种定时信号，需要设计三种相应的计时显示电路。计时方法为倒计时。定时的起始信号由主控电路给出，定时时间结束的信号输入到主控电路。 (3) 主控制电路的输入信号一方面来自车辆检测，另一方面来自45秒、25秒、5秒的定时到信号；输出有计时启动信号（置计数起始值）和红绿灯驱动信号。 (4) 状态转移如图所示，用状态机描述。 (5) 模块结构 模块结构图 2设计框图 交通灯控制器原理框图如下图所示，包括置数模块、计数模块、主控制器模块和译码器模块。置数模块将交通灯的点亮时间预置到置数电路中，计数模块以秒为单位倒计时，当计数值减为零时，主控电路改变输出状态，电路进入下一个状态的倒计时。其中，核心部分是主控制模块。 三、实验设备 计算机一台 操作系统：WINDOWS XP 软件： ispDesignEXPERT System 硬件： 1016E开发板 四、设计步骤 1打开ispEXPERT软件，建立一个新的工程JTD 单击菜单File→New Project， 输入工程路径，工程名 2建立VHDL文件 单击File→New菜单项，选择VHDL File选项，单击OK按钮以建立VHDL文件，分别建立主控制器模块程序的vhd文件JTDKZ.vhd、计数器模块程序的vhd文件jsq.vhd、七段译码器程序的vhd文件yima7.vhd和主程序的vhd文件zhu.vhd。 a）主控制器模块 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY JTDKZ IS PORT(CLK,SB,cnt,RST:IN STD_LOGIC; en,MR,MY,MG,BR,BY,BG: OUT STD_LOGIC; din:out STD_LOGIC_vector(7 downto 0)); END ENTITY JTDKZ; ARCHITECTURE ART OF JTDKZ IS TYPE STATE_TYPE IS(A,B,C,D); SIGNAL p_STATE,n_state: STATE_TYPE; BEGIN reg:PROCESS(CLK，rst) IS BEGIN if rst=1 then p_STATE=A; ELSIF(CLKEVENT AND CLK=1)THEN p_STATE=n_state; END IF; end process reg; com:PROCESS(sb,cnt,p_state) begin CASE p_STATE IS WHEN A=MR=1; MY=1; MG=0; BR=0; BY=1; BG=1; IF(SB AND cnt)=1 THEN n_STATE=B; din EN=0; ELSE n_STATE=A; din EN=1; END IF; WHEN B=MR=1; MY=0; MG=1; BR=0; BY=1; BG=1; IF cnt=1 THEN n_STATE=C; din EN=0; ELSE n_STATE=B; din EN=1; END IF; WHEN C=MR=0; MY=1; MG=1; BR=1; BY=1; BG=0; IF cnt=1 THEN n_S