数字上下变频及滤波器.doc

因为最近在做宽带数字信号的数字下变频，所以重点看了这一方面的论文。下文重点对IEEE上的一篇论文Real-time wideband DDC based on parallel architecture　in synthetic instrument 做了个读书笔记，并对自己在这方面的工作做了一个小结。 主要内容：这篇论文主要解决宽带数字中频信号处理过程中的一些问题，并行处理结构可以有效的降低采样率，多通道并行处理则可以有效降低处理成本。该论文介绍了数字下变频技术，分析了多种数控振荡器导致输出相位的不同，并总结了减少信噪比的误差因素，提供了特殊工程设计的指数分布依据。 图1　 DDC总体结构 原理：数字下变频器(DDC)是接收机A／D变换后，首先要完成的处理工作，一般的DDC由本地振荡器(NCO)、混频器、低通滤波器和抽取器组成.主要作用：其一是把中频信号变为零中频信号；其二是降低采样率。从频谱上看，数字下变频将A/D采样后信号从中频变换,到基带。这样的处理由两步完成：首先是将输入信号与正交载波相乘，然后进行数字滤波滤除不需要的频率分量。NCO，混频器，数字滤波器速率要等于采样率，采样率低于600MHz，很难实时的在FPGA中进行处理。 数字下变频 DDC 在超外差式接收机中，如果经过混频后得到的中频信号比原始信号的频率低，那么此种混频方式叫做下变频 （Down Converter or DC）。将射频信号通过一次或者几次的模拟下变频转换到中频上，在中频对信号数字化，然后再进行数字下变频。数字下变频（Digital Down Converter or DDC）是软件无线电的核心技术之一。 数字下变频分为两个基本的模块，数控振荡器NCO(Nu-merical Control Oscillator)混频模块和抽取滤波模块。其中NCO模块产生正余弦波样本值，然后分别与输入数据相乘，完成混频。 抽取滤波模块常用的结构是积分梳状抽取滤波器(CIC)级联后再与多级半带滤波器(HBF)的级联。如果信号带宽比较宽，抽取倍数不是很大，可以采用FIR滤波器。当输入信号采样速率很大的时候，则可以采用多相滤波的下变频方案，把运算环节安排在抽取之后，这种结构大大降低了对数据处理速度的要求。 数字下变频在软件无线电中起着十分重要的作用。 数字上变频 DUC 数字上变频DUC(Digital Up Converter)，无线电发射链路中，数字信号经过转换成模拟信号，模拟信号经过混频后得到比原始信号高的期望的射频中心频率，然后信号经过放大到适当的功率电平，最后经过限制带宽后经天线发射出去。 这种混频频率向上变化的方式叫做上变频。数字上变频（ DUC）是软件无线电的核心技术之一。 结构： NCO：产生正余弦序列，即I/Q两路信号。 CIC滤波器，适用于系统中的第一级抽取和进行大的抽取因子的抽取工作，并降低速率。 FIR滤波器，完成对整个信道的整形滤波。 DDC主要有三种实现途径：采用专用芯片、自制专用芯片、基于DSP或FPGA等通用芯片。 论文主体： 并行处理结构:抽取滤波器模块通过多相滤波器结构降低采样率和实现低通滤波。 　　　　　　　　　　　　图2 DDC并行处理结构 通过合成，所有的和信号将混合成最后的I和Q路信号。 图3 多路信号的合成 NCO输出序列的相位差分析 NCO输出多路正余弦信号，各有不同的相位差，但在相位分离后有相同的采样率。以正弦信号为例，等同于分析此式，很容易发现多路信号间存在相位差。 量化影响和误差分析 离散信号的精确性与寄存器长度相关，寄存器长度越长，精确度越高，硬件实现却越复杂。多路相位合成滤波器在DDC并行处理过程中不会产生其他噪声，因此在并行处理过程中信噪比的分析等同于传统的DDC结构。 我做的工作： 通过matlab程序了解数字下变频几个过程，重点在CIC 滤波器，HB滤波器和FIR滤波器。 基于matlab的数字下变频设计步骤。 步骤一：确定数字频率合成器输出频率 步骤二：确定总抽取率D 步骤三：确定各级滤波器设计参数 CIC滤波器（所谓的积分梳妆滤波器）：抽取率、级数； 补偿滤波器和FIR滤波器：抽取率、阶数及系数。 数控振荡器 NCO采用的直接数字频率合成技术(DDS)是一种实用的频率合成技术，DDS由相位概念出发直接合成所需波形的一种新的频率合成技术。DDS合成技术采用了简便和有效的查表法， 即根据各个正弦波相位计算好相位对应的正弦值，存在ROM中。随着时钟周期变换，相位累加器不断频率控制字累加，送出相应的相位累加值；按照产生的相位累加值在正弦数据存储单元中查出对应的正弦幅度值并输出。当一个周期相位满后，查找表回到初始值。 由matlab程序得到NCO信号如图1。