双极优秀培训书.pptVIP

半导体集成电路 1.2 集成电路的基本制造工艺 半导体集成电路基本工艺 双极工艺（Bipolar) CMOS工艺 BiCMOS工艺 高压工艺BCD 器件： npn/pnp/diode 主要优点：速度高、驱动能力强、模拟精度高； 主要缺点：功耗高、集成度低。 器件：NMOS/PMOS 主要优点：功耗低、集成度高和抗干扰能力强； 主要缺点：速度低、驱动能力差 器件： npn/pnp/NMOS/PMOS 结合双极工艺与MOS工艺的优点，取长补短。 器件： npn/pnp/NMOS/PMOS/LDMOS/DDMOS/VDMOS 增加了耐高压的DMOS器件 1.1 双极集成电路的基本制造工艺 问题：1 图中埋层，外延位置，及各自的作用？ 2 外延制造有什么要求？ 埋层 外延 埋层：减少晶体管集电极的串联电阻，减少寄生pnp管的影响 外延：提高击穿电压BVcbo 寄生pnp npn 作业：寄生pnp与npn管之间可能会导致什么现象？应该采取什么措施防止该现象？ 备注：STTL :SCHOTTKY TRANSISTOR-TRANSISTOR LOGIC；DTL : DIODE TRANSISTOR LOGIC；RTL : RESISTOR-TRANSISTOR LOGIC；ECL : EMITTER-COUPLED LOGIC 平面双极集成电路工艺主要采用PN结隔离，主要有： 标准埋层双极晶体管（SBC) 收集区扩散绝缘双极晶体管（CDI) 三扩散层双极晶体管（3D） 平面工艺技术：双极器件形成过程 1 衬底制备，一次氧化 衬底一般选用P型硅，选用（111）晶向 2 隐埋层光刻 隐埋层的作用及其选择原则？ 3 N+埋层扩散 隐埋层选择原则：1：杂质固溶度大，降低集电极串联电阻； 2：高温时，在硅中扩散系数小，减小外延时，埋层杂质上推到外延层的距离； 3：与硅衬底的晶格匹配好，以减少应力。 去除氧化层 4 外延淀积 外延淀积考虑设计参数主要是：外延电阻率和外延层厚度 5 氧化、隔离光刻、扩散 6 氧化、基区光刻、扩散 7 氧化、发射区光刻、扩散 氧化 8 接触孔光刻 9 铝淀积 10 反刻铝 LAYOUT VIEW P+隔离 埋层 P+基区 N+发射区 N+集电极 半导体集成电路 * *