实验三数据选择器译器码全加器.docVIP

实验三：数据选择器和译码器应用 能力培养目标 理解数据选择器和译码器的逻辑功能 运用数据选择器和译码器的逻辑关系设计实际应用 项目任务要求 （1）测试4选1数据选择器的逻辑功能，通过示波器观测每种组合下数据选择器的输出波形 （2）测试2-4线译码器的逻辑功能 （3）将2-4线译码器扩展组成3-8线译码器，利用两个2-4线译码器扩展组成3-8线译码器 （4）利用2-4线译码器设计并实现组合逻辑电路【选做】 项目分析 数据选择器及主流芯片 数据选择器是一种多输入、单输出的组合逻辑电路，其应用主要包括通过级联进行通道扩展数据输入端的个数；或者配合门电路实现逻辑函数，组成函数发生器。 数据选择器中常见的芯片有双4选1数据选择器74LS153芯片。74LS153中的引脚G用于控制输出。当G为高电平时，禁止输出，引脚Y输出为低电平；当G为低电平时，允许输出，由数据选择端B、A决定C0、C1、C2、C3中的哪个数据送往数据输出端Y。 图2-3-1 74LS153引脚结构图 表2-3-1 4选1数据选择器真值表 选择输入数据输入选通输出输入端输出端允许选择） Y1（） Y2（） Y3（） H X X H H H H L L L L